[发明专利]半导体器件

说明书

公开了一种半导体器件。更具体地，公开了一种具有SRAM的半导体器件，包括：单块的第一有源区域，第一晶体管和第五晶体管布置在该第一有源区域中；与第一有源区域分离的第二有源区域，第二晶体管布置在该第二有源区域中；单块的第三有源区域，第三晶体管和第六晶体管布置在该第三有源区域中；以及与第三有源区域分离的第四有源区域，第四晶体管布置在该第四有源区域中。每个驱动晶体管被划分为第一晶体管和第二晶体管(或者第三晶体管和第四晶体管)，并且这些驱动晶体管布置在不同的有源区域之上。

本申请是申请日为2012年7月25日、申请号为201210265327.2、发明名称为“半导体器件”的发明专利申请的分案申请。

申请相关的交叉引用

在此全文引用2011年7月26日提交的日本专利申请号2011-162953的包括说明书、附图和摘要的公开文本以做参考。

技术领域

本发明涉及半导体器件，并且更具体地涉及对具有SRAM的半导体器件而言有用的技术。

背景技术

SRAM(静态随机存取存储器)是一种使用触发器来存储数据的半导体存储器。具体地，在SRAM中，数据(1或者0)存储在由四个晶体管构成的两个交叉耦合的反相器中。此外，需要两个存取晶体管以读取和写入，因此在典型的SRAM中，存储器单元由六个晶体管构成。

例如，日本未审查专利公开号2001-28401公开了一种具有由六个晶体管构成的静态RAM存储器单元的半导体存储器器件(图1)。

此外，日本未审查专利公开号2002-237539公开了一种SRAM存储器单元(图32)，其中NMOS晶体管(N1和N4)形成在一个P阱区域(PW0)中，而NMOS晶体管(N2和N3)形成在另一P阱区域(PW1)中，而为了改善软错误抗扰性的目的在P阱区域之间具有N阱区域(NW)。

日本未审查专利公开号Hei7(1995)-7089公开了一种SRAM存储器单元，其中两个被划分的驱动NMOS晶体管(晶体管区域N1’、N1”、N2’、N2”)设置在不同的P阱之上(图5)以便改善软错误抗扰性。此外，在该SRAM单元中，字线存取晶体管(NA1和NB1)的栅极方向垂直于驱动NMOS晶体管(晶体管区域N1’、N1”、N2’、N2”)的栅极方向。

日本未审查专利公开号2002-43441公开了一种SRAM存储器单元，其中在第一P阱区域(PW1)中形成了采用多晶硅布线层(PL11)的主轴作为栅极电极的N沟道MOS晶体管(N1)以及采用多晶硅布线层(PL11)的折叠轴作为栅极电极的N沟道MOS晶体管(N’)(图1和图2以及[0062]段)。

日本未审查专利公开号2000-36543公开了一种SRAM存储器单元，其中两条字线(21a和21b)正交于围绕其两端的p型有源区域(13)并且相互平行，并且其长度短于或者等于约1/2位，并且共用栅极线(22a和22b)均正交于字线(21a和21b)之间的p型有源区域(13)和n型有源区域(14)并且相互平行并且沿着字线(21a和21b)等距间隔(图4)。在以上说明中，括号内的标记和数字是在相关领域文献中使用的参考标记和附图数字。

发明内容

如日本未审查专利公开号2001-28401(图1等等)所述，SRAM存储器单元具有复杂的图案并且朝向半导体器件的小型化的趋势不断发展，从而具有诸如器件特性的波动(栅极宽度变化等等)的各种问题和难于仿真存储器特性的各种困难。

器件特性的波动可归结于稍后所述的有源区域的形状或者栅极电极的形状。

在该背景下，期望有源区域形状和栅极电极形状的优化以便改进器件特性的可控性以及使得特性仿真更容易。

本发明的目的在于提供一种具有良好特性的半导体器件。特别地，本发明意在提供一种改进具有SRAM存储器单元的半导体器件的特性的单元布局。