[发明专利]可重构处理器及其配置方法

权利要求书

1.一种可重构处理器，其特征在于，所述可重构处理器的可重构单元阵列RCA包括多个基本运算单元BFU；

其中，所述BFU包括数据输入端口、计算模块、数据输出端口以及控制模块；

所述计算模块，用于根据所述数据输入端口的输入数据进行计算，得到计算结果，其中，所述数据输入端口包括第一路数据输入端口、第二路数据输入端口和第三路数据输入端口；

所述数据输出端口，包括结果输出端口和旁路输出端口；其中，所述结果输出端口，用于输出所述计算结果；所述旁路输出端口，用于输出所述计算模块在计算过程中得到的中间结果，或者用于输出所述输入数据；

所述控制模块用于根据配置信息，配置所述计算模块的运算功能和/或数据输出端口，其中所述配置信息包括用于对所述计算模块进行重构的运算功能配置信息，以及用于对所述数据输出端口进行配置的输出端口配置信息，其中，所述控制模块包括模式控制单元和输出控制单元；

所述模式控制单元，用于根据所述运算功能配置信息，配置所述计算模块中的至少一个数字逻辑单元，使所述计算模块重构为加法器AU，以对所述第一路数据输入端口、所述第二路数据输入端口和所述第三路数据输入端口的输入数据进行计算；

所述输出控制单元，用于根据所述输出端口配置信息，配置所述结果输出端口和/或所述旁路输出端口的输出；

其中，所述计算模块重构为加法器AU时，所述计算模块包括：第一逻辑单元、模加法单元和第一逻辑运算输出单元；

所述第一逻辑单元，用于根据所述第一路数据输入端口的输入数据和所述第二路数据输入端口的输入数据进行逻辑运算，以及用于输出所述第一路数据输入端口的输入数据或者逻辑运算得到的计算结果；

所述模加法单元，用于根据所述第三路数据输入端口的输入数据，以及所述第一逻辑单元的输出数据进行模加法运算；

所述第一逻辑运算输出单元，用于根据所述模加法单元的计算结果，以及所述第二路数据输入端口的输入数据进行逻辑运算。

2.根据权利要求1所述的可重构处理器，其特征在于，

所述结果输出端口，具体用于输出所述模加法单元的计算结果，或所述第一逻辑运算输出单元的计算结果；

所述旁路输出端口，具体用输出所述第一路数据输入端口、第二路数据输入端口或第三路数据输入端口的输入数据。