[发明专利]锁相环路相位同步的装置和方法

说明书

提供了锁相环(PLL)相位同步的装置和方法。在某些配置中，RF通信系统包括产生一个或多个输出时钟信号的PLL和同步PLL相位的相位同步电路。相位同步电路包括采样电路，其通过基于参考时钟信号的定时对一个或多个输出时钟信号进行采样而产生采样。此外，相位同步电路包括相位差计算电路，其基于采样以及表示PLL的相位的跟踪数字相位信号而产生相位差信号。相位同步电路还包括相位调整控制电路，其基于相位差信号向PLL提供相位调整，以同步PLL。

技术领域

本发明的实施例涉及电子系统，更具体地涉及锁相环的相位同步。

背景技术

锁相环(PLL)可以用于各种应用中，用于产生具有与参考时钟信号的受控相位和频率关系的输出时钟信号。PLL可用于例如电信系统和/或芯片到芯片通信。

可以通过在PLL的反馈环路中提供整数分频器来实现整数N PLL。整数N PLL可以用于通过选择分频器的整数除数N来合成参考频率步进的输出频率。例如，在稳态下，PLL的输出时钟信号的频率被控制为参考时钟信号频率的N倍。因此，在整数N PLL中，在稳态下，输出时钟信号对于参考时钟信号的每个周期具有N个周期。

为了提供更精细的输出频率调整步骤，可以使用分数N的PLL。与使用整数除法值的整数N PLL相反，分数N PLL允许小数除数值。在稳定状态下，PLL的输出时钟信号的频率被控制为参考时钟信号频率的N+F/M倍，其中N是分频值的整数部分，F/M是分频值的小数部分。

发明内容

在一个方面，提供了一种射频(RF)通信系统。RF通信系统包括被配置为产生一个或多个输出时钟信号的锁相环(PLL)，被配置为通过基于参考时钟信号的定时对一个或多个输出时钟信号进行采样来生成多个采样的采样电路相位差计算电路，被配置为基于所述多个采样和表示所述PLL的相位的跟踪数字相位信号而产生相位差信号，以及相位调整控制电路，被配置为基于所述PLL提供相位调整相位差信号以使PLL同步。

在另一方面，提供了一种频率合成器中的相位同步的方法。该方法包括使用锁相环(PLL)产生一个或多个输出时钟信号，基于参考时钟信号的定时对一个或多个输出时钟信号进行采样而产生多个样本，基于所述多个样本和表示所述PLL的相位的跟踪数字相位信号，并且通过提供基于所述相位差信号的相位调整而同步所述PLL。

在另一方面，提供了一种大规模多输入多输出(MIMO)系统。大量MIMO系统包括多个频率合成器，其被配置为基于公共参考时钟信号的定时产生多个本地振荡器信号。此外，多个频率合成器的第一频率合成器包括被配置为产生多个本地振荡器信号中的一个或多个本机振荡器信号的锁相环(PLL)，被配置为通过采样生成多个采样基于公共参考时钟信号的定时的一个或多个本地振荡器信号，被配置为基于多个采样产生相位差信号的相位差计算电路和表示PLL的相位的跟踪数字相位信号，以及相位调整控制电路，被配置为基于相位差信号向PLL提供相位调整。

附图说明

图1A是海量多输入多输出(MIMO)基站的一个实施例的示意图。

图1B是图1A的海量MIMO基站的收发器系统的一个实施例的示意图。

图2是RF通信系统的一个实施例的示意图。

图3A是根据一个实施例的频率合成器的示意图。

图3B是根据另一实施例的频率合成器的示意图。

图4A是根据另一实施例的频率合成器的示意图。

图4B是示出累积相位差计算器的一个实施例的操作的曲线图。

图5是根据另一实施例的频率合成器的示意图。

图6A是根据另一实施例的频率合成器的示意图。