[发明专利]LDPC码的编码方法和编码器在审
申请号: | 201710303630.X | 申请日: | 2014-06-11 |
公开(公告)号: | CN107204777A | 公开(公告)日: | 2017-09-26 |
发明(设计)人: | 张文军;管云峰;何大治;徐胤;史毅俊;夏平建;王尧 | 申请(专利权)人: | 上海数字电视国家工程研究中心有限公司 |
主分类号: | H03M13/11 | 分类号: | H03M13/11 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 200125 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | ldpc 编码 方法 编码器 | ||
1.一种LDPC码的编码方法,其特征在于,包括以下步骤:
计算校验比特其中,j=0,1,2,3,...,m-1,表示在低密度奇偶校验矩阵中与pj所关联的信息比特,yj是信息比特的序号,根据如下公式得到:
其中,q=320,m=24000或者m=11520,x表示参与奇偶校验比特累加的信息比特的地址,针对两个不同的m值,x的表分别为以下两个码表:
码表1:码率7/12m=24000,码长n=57600
码表2:码率12/15m=11520,码长n=57600
2.一种LDPC编码器,其特征在于,所述编码器包括:
编码运算模块,用以计算校验比特其中,j=0,1,2,3,...,m-1,表示在低密度奇偶校验矩阵中与pj所关联的信息比特,yj是信息比特的序号,根据如下公式得到:
其中,q=320,m=24000或者m=11520,x表示参与奇偶校验比特累加的信息比特的地址,针对两个不同的m值,x的表分别为以下两个码表:
码表1:码率7/12m=24000,码长n=57600
码表2:码率12/15m=11520,码长n=57600
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海数字电视国家工程研究中心有限公司,未经上海数字电视国家工程研究中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710303630.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:利用个人信息的订购系统
- 下一篇:利用装置特定的通知来管理资源消耗
- 同类专利
- 专利分类