[发明专利]适用于反熔丝型可编程逻辑门阵列的可测性设计电路

说明书

技术领域

发明属于微电子技术领域，涉及一种适用于反熔丝型可编程逻辑门阵列(英文：Field-Programmable Gate Arra，简称：FPGA)的可测性设计结构。

背景技术

反熔丝型FPGA芯片是一种采用反熔丝这种特殊器件作为编程控制单元的FPGA电路，反熔丝在电路中作用为通路开关。

反熔丝嵌入在顶层和次顶层金属之间，反熔丝介质以类似通孔的形式存在，由于反熔丝介质层导电性能很差，因此正常情况下，反熔丝通孔连接处于开路状态。但经过高压编程，该反熔丝介质会被击穿，此时反熔丝介质会和金属介质互溶而导通。这样在编程前，反熔丝通孔处于开路状态，编程后，反熔丝通孔处于导通状态，这就是反熔丝的工作原理。

对于反熔丝型FPGA电路，由于采用了反熔丝作为编程单元，因此它具有面积小、功耗低、速度快、可靠性高及保密性强等特点。但是，反熔丝不像静态随机存取存储器（英文：Static Random Access Memory，简称：SRAM）或者Flash那样具备可擦除的特性，因此，反熔丝型FPGA只能一次编程，且编程由用户在最终使用前进行。

反熔丝型FPGA电路难点之一就是电路测试，由于FPGA电路未经配置不具备任何功能，而反熔丝FPGA又只能编程一次，不能像SRAM或者Flash型FPGA那样可以在测试阶段对电路编程功能进行测试。因此，反熔丝型FPGA电路必须具备可测性设计，使电路在不编程的情况下对电路的内部逻辑可以进行高覆盖率的测试。

发明内容

针对上述反熔丝型FPGA电路的测试问题，本发明提出了一种用于反熔丝型FPGA的可测性设计电路，其目的是可以保证反熔丝型FPGA在不编程的情况下实现内部功能单元的测试。

为解决上述技术问题，本发明采用的技术方案是：

一种适用于反熔丝型FPGA的可测性设计电路，该可测性设计电路包括控制电路以及至少一个开关通路，每个开关通路包括并联设置的反熔丝和测试开关管，测试开关管受控制电路控制打开或关闭，测试开关管打开后，反熔丝被短路，测试开关管被关闭后，反熔丝使能。

可选的，测试开关管为MOS管，开关通路为至少两个，控制电路包括串联的触发器以及与触发器一一对应的寄存器，每个触发器的输出端均连接至对应的寄存器的数据输入端，每个寄存器的输出端均连接在一个开关通路的测试开关管的栅极。

可选的，对于每个开关通路，开关通路中的测试开关管的源极与开关通路中的反熔丝的第一端连接，开关通路中测试开关管的漏极与开关通路中的反熔丝的第二端连接。

可选的，串联的触发器中第i个触发器的输出端与第i+1个触发器的数据输入端连接，第一时钟信号输入分别与各个触发器的时钟输入端连接。

可选的，串联的触发器中第i个触发器的输出端还与第i个寄存器的数据输入端连接，第二时钟信号输入分别与各个寄存器的时钟信号输入端连接。

可选的，复位信号输入分别与各个触发器和各个寄存器的复位端连接，复位信号输入的复位信号控制每个触发器和每个寄存器进入复位状态，在寄存器进入复位状态后，与寄存器连接的测试开关管关闭。

可选的，在测试模式下，控制电路接收测试码以打开相应的测试开关管，对被打开的测试开关管所导通的线路进行测试；在正常工作时，控制电路接收复位信号以关闭各个测试开关管，使各个反熔丝使能进行工作。

根据上述技术方案，本发明可以实现的有益效果至少包括：

通过将反熔丝并联一个测试开关管，可以使控制电路可以选择性地控制开关通路中的测试开关管的打开，从而保证在测试阶段，将需要测试线路所对应的反熔丝短路，在使用阶段，关闭测试开关管，将反熔丝使能，关闭的测试开关管不会影响信号传输，也不会引入额外功耗。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1为本发明一个实施例提供的适用于反熔丝型FPGA的可测性设计电路的结构图。

具体实施方式