[发明专利]一种数字低压差稳压器及其控制方法

权利要求书

1.一种数字低压差稳压器，其特征在于，包括：电压比较器、计数器、解码器、PMOSFET阵列以及除法器；

所述电压比较器的输出端连接所述计数器的第一输入端，所述计数器的输出端连接所述解码器的输入端，所述解码器的输出端连接所述PMOSFET阵列的输入端，所述PMOSFET阵列的输出端分别连接所述电压比较器的正向输入端以及所述除法器的第一输入端，所述除法器的输出端连接所述计数器的第二输入端，所述电压比较器的负向输入端接收参考电压；

所述电压比较器用于通过所述正向输入端接收所述PMOSFET阵列输出的实际电压，通过负向输入端接收参考电压，比较所述实际电压和所述参考电压获取电平信号，并将所述电平信号发送至所述计数器；

所述除法器用于根据为所述PMOSFET阵列预配置的输出电压以及至少两个时钟周期内所述PMOSFET阵列输出的实际电压进行计算，得出第一数值并将所述第一数值发送至所述计数器，其中所述第一数值对应所述解码器对所述PMOSFET阵列中PMOSFET控制的数量；

所述计数器用于根据所述电平信号以及所述第一数值生成控制信号，并将所述控制信号发送至所述解码器；

所述解码器用于接收所述计数器发送的控制信号并根据所述控制信号控制所述PMOSFET阵列中晶体管的导通数目。

2.根据权利要求1所述的数字低压差稳压器，其特征在于，

所述除法器具体用于根据公式计算所述N的值；其中，V0为所述PMOSFET阵列预配置的输出电压；VX为至少两个周期内，每相邻两个周期之间所述PMOSFET阵列输出的实际电压的变化值的平均值。

3.根据权利要求2所述的数字低压差稳压器，其特征在于，所述除法器还用于将所述N的值通过四舍五入取得整数C，并通过进制转换将所述C的值转换为所述第一数值并发送至所述计数器，其中所述进制转换为将十进制数转换为二进制数。

4.根据权利要求1所述的数字低压差稳压器，其特征在于，

所述计数器的第三输入端连接第一时钟信号端，所述除法器的第二输入端连接第二时钟信号端；

所述计数器还用于根据所述第一时钟信号端获取时钟周期；

所述除法器还用于存储所述PMOSFET阵列预配置的输出电压，所述除法器还用于根据所述第二时钟信号端的时钟信号获取所述时钟周期。

5.根据权利要求1-4任一项所述的数字低压差稳压器，其特征在于，还包括：反馈电阻网络，所述反馈电阻网络的第一端连接所述PMOSFET阵列的输出端，所述反馈电阻网络的第二端接地；

所述反馈电阻网络用于对所述PMOSFET阵列的输出端输出的电流进行分流。

6.一种数字低压差稳压器的控制方法，用于控制权利要求1-5任一项所述的数字低压差稳压器，其特征在于，所述方法包括：

接收参考电压以及PMOSFET阵列输出的目标电压，比较所述目标电压和所述参考电压获取电平信号；

根据为所述PMOSFET阵列预配置的输出电压以及至少两个时钟周期内所述PMOSFET阵列输出的实际电压进行计算，得出第一数值，所述第一数值对应所述PMOSFET阵列中PMOSFET控制的数量；

根据所述电平信号以及所述第一数值生成控制信号；

根据所述控制信号控制所述PMOSFET阵列中晶体管的导通数目。

7.根据权利要求6所述的数字低压差稳压器的控制方法，其特征在于，根据为所述PMOSFET阵列预配置的输出电压以及至少两个时钟周期内所述PMOSFET阵列输出的实际电压进行计算，包括：

根据公式计算所述N的值；其中，V0为所述PMOSFET阵列预配置的输出电压；VX为至少两个周期内，每相邻两个周期之间所述PMOSFET阵列输出的实际电压的变化值的平均值。

8.根据权利要求7所述的数字低压差稳压器的控制方法，其特征在于，所述得出第一数值包括：

将所述N的值通过四舍五入取得整数C，通过进制转换将所述C的值转换为所述第一数值，其中所述进制转换为将十进制数转换为二进制数。