[发明专利]一种闪存单元器件及闪存有效
申请号: | 201710297289.1 | 申请日: | 2017-04-28 |
公开(公告)号: | CN107170744B | 公开(公告)日: | 2019-10-29 |
发明(设计)人: | 郝宁;罗家俊;韩郑生;刘海南 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L27/11521 | 分类号: | H01L27/11521;H01L29/08;H01L29/423 |
代理公司: | 北京华沛德权律师事务所 11302 | 代理人: | 房德权 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 闪存 单元 器件 | ||
1.一种闪存单元器件,其特征在于,包括:
半导体衬底;
位于所述半导体衬底中的沟道区、源区和漏区,其中,所述源区和所述漏区分别与所述沟道区连接,所述漏区包括多个相互隔离的子漏区;
位于所述沟道区上方的浮栅层和位于所述浮栅层上方的控制栅层,所述浮栅层与所述沟道区之间、所述浮栅层与所述控制栅层之间、以及覆盖所述控制栅层的均为氧化物隔离区域,所述浮栅层包括多个相互隔离的浮栅块,浮栅块的个数与子漏区的个数相同。
2.如权利要求1所述的闪存单元器件,其特征在于,各个相互隔离的子漏区均为条状浮栅块,沿着所述源区与所述漏区之间的垂线方向并列排布,其中,相邻的条状浮栅块之间为氧化物隔离层。
3.如权利要求2所述的闪存单元器件,其特征在于,各个相互隔离的子漏区沿着所述源区与所述漏区之间的垂线方向并列排布。
4.一种闪存,其特征在于,包括如权利要求1-3中任一所述的闪存单元器件,所述闪存还包括:
引线层;
读出电路,所述读出电路通过所述引线层与所述漏区中的全部数量或部分数量的子漏区一一对应的连接;
表决电路,包括N个输入端口,所述表决电路的N个输入端口与所述读出电路中全部或部分输出端口一一对应的连接,N为大于1的奇数。
5.如权利要求4所述的闪存,其特征在于,如果所述漏区包括相互隔离的M个子漏区,M为大于N的整数;
所述读出电路中的输入端口、输出端口,所述引线层中的金属引线,以及所述表决电路中的输入端口的数目均相同,且为少于所述漏区中子漏区个数的奇数,其中,所述读出电路的输入端口通过对应的金属引线与所述漏区中的任意部分子漏区一一对应的连接。
6.如权利要求5所述的闪存,其特征在于,所述读出电路为读出电路单体结构,或者
所述读出电路由相互独立、且少于所述漏区中子漏区个数的奇数个数据读取子电路组成,其中,每个数据读取子电路包括一输入端口和一输出端口。
7.如权利要求4所述的闪存,其特征在于,如果所述漏区包括相互隔离的M个子漏区,M为大于N的整数;
所述读出电路中的输入端口、输出端口以及所述引线层中的金属引线均与所述漏区的子漏区个数相同,所述读出电路的输入端口通过对应的金属引线与所述M个子漏区一一对应的连接。
8.如权利要求7所述的闪存,其特征在于,所述读出电路为读出电路单体结构,或者
所述读出电路由相互独立的等于所述漏区的子漏区个数的奇数个数据读取子电路组成,其中,每个数据读取子电路包括一输入端口和一输出端口。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710297289.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的