[发明专利]存储器

说明书

本发明提供了一种存储器，字线包括位于所述有源区中的栅极和位于隔离区中的导电层，栅极和导电层相互连接，在对应字线位置且靠近栅极下方的衬底的隔离区中还形成有微沟槽，微沟槽中填充有导电层，从而使填充有导电层的微沟槽和有源区中的衬底在高度方向上至少部分空间重叠。当存储晶体管导通时，在微沟槽与有源区衬底空间重叠的衬底区域中也能够形成一导电区域，导电区域构成了导电沟道的一部分，这相当于增加了导电沟道的宽度，有利于提高存储晶体管的驱动电流和导通电流。

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑器件、存储器件和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。存储器中通常包括多个存储单元，所述存储单元例如为存储晶体管。

随着半导体制作工艺中集成度的不断增加，提升存储器的集成密度已成为一种趋势。然而，在元件尺寸缩减的要求下，存储晶体管的导电沟道的宽度也会随之缩减，进而使得存储晶体管的驱动电流和导通电流下降。

发明内容

本发明的目的在于提供一种存储器，以解决现有的存储器中的存储晶体管的驱动电路和导通电流下降的问题。

为解决上述技术问题，本发明提供一种存储晶体管，包括：

衬底，所述衬底上定义有多个形成有存储晶体管的有源区和位于所述有源区外围的隔离区；

字线，包括位于所述有源区上的栅极和位于所述隔离区上的导电层，所述栅极和所述导电层相互连接；以及，

微沟槽，位于所述隔离区的对应字线位置中且靠近所述衬底的所述栅极下方，所述导电层更填充于所述微沟槽中。

可选的，所述存储器还包括：

沟槽隔离结构，形成在所述隔离区的衬底中；其中，在所述隔离区的对应字线的位置中，所述导电层形成在所述沟槽隔离结构上，所述微沟槽位于所述沟槽隔离结构靠近所述栅极的侧壁上。

可选的，所述沟槽隔离结构包括：

隔离沟槽，形成在所述衬底中；以及，

介电材料，形成在所述隔离沟槽中；

其中，所述微沟槽形成在所述介电材料对应字线且靠近所述栅极的位置中，所述导电层形成在所述介电材料上。

可选的，所述介电材料包括：

第一介质层，形成在所述隔离沟槽的底部和侧壁上，所述微沟槽形成在所述第一介质层中；以及，

第二介质层，形成在所述第一介质层上；以填充所述隔离沟槽；

其中，在所述沟槽隔离结构的对应字线位置中，所述第一介质层低于所述第二介质层，使所述第二介质层和所述隔离沟槽的侧壁之间形成一凹陷区域，以构成所述微沟槽；

所述沟槽隔离结构在非对应字线位置中，所述第一介质层的最大高度位置低于所述隔离沟槽的顶部位置，所述第二介质层覆盖所述第一介质层并填充所述隔离沟槽，所述第二介质层和所述第一介质层为不同刻蚀选择比的材质。

可选的，所述沟槽隔离结构在对应字线位置中形成有导电沟槽，所述微沟槽和所述导电沟槽均形成在所述介电材料中，所述微沟槽位于所述导电沟槽靠近所述栅极一侧的下方，所述导电沟槽和所述微沟槽连通，所述微沟槽的深度为所述导电沟槽的深度的0.1％～50.0％。

可选的，所述有源区包括源极掺杂区和漏极掺杂区，所述存储晶体管为沟槽晶体管，具有位于所述源极掺杂区和所述漏极掺杂区之间的栅极沟槽，所述栅极沟槽形成在所述有源区的所述衬底中，所述栅极位于所述栅极沟槽中。