[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供基底，基底上形成有层间介质层，层间介质层内具有露出部分基底的开口，开口侧壁形成有侧墙，开口底部、侧墙表面和层间介质层顶部形成有高k栅介质层；至少去除位于层间介质层顶部的高k栅介质层；对剩余的高k栅介质层进行沉积后退火工艺；在所述沉积后退火工艺后，在开口中填充金属层，形成金属栅极结构。本发明通过至少去除位于层间介质层顶部的高k栅介质层的方案，减小高k栅介质层的长度，从而减小高k栅介质层在沉积后退火工艺影响下的膨胀量(或收缩量)，相应减小高k栅介质层因产生过大应力而发生破裂的可能性，以减小栅极漏电流，进而提高所形成半导体结构的电学性能和良率。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术

集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，由半导体器件物理极限所带来的各种二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，如何解决半导体器件漏电流大的问题最具挑战性。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。

当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。

尽管高k金属栅极的引入能够在一定程度上改善半导体器件的电学性能，但是现有技术形成的半导体器件的电学性能和良率仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能和良率。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有层间介质层，所述层间介质层内具有露出部分所述基底的开口，所述开口的侧壁形成有侧墙，所述开口底部、所述侧墙表面以及所述层间介质层顶部形成有高k栅介质层；至少去除位于所述层间介质层顶部的高k栅介质层；对剩余的高k栅介质层进行沉积后退火工艺；在所述沉积后退火工艺后，在所述开口中填充金属层，形成金属栅极结构。

可选的，至少去除位于所述层间介质层顶部的高k栅介质层的步骤中，仅去除位于所述层间介质层顶部的高k栅介质层。

可选的，至少去除位于所述层间介质层顶部的高k栅介质层的步骤中，去除位于所述层间介质层顶部的所述高k栅介质层以及所述开口侧壁上部分所述高k栅介质层。

可选的，去除所述开口侧壁上部分所述高k栅介质层的步骤中，被去除的开口侧壁上所述高k栅介质层的长度占所述开口深度的比例小于或等于1/4。

可选的，去除位于所述层间介质层顶部以及所述开口侧壁上部分所述高k栅介质层的步骤包括：在所述开口中形成填充层，所述填充层还覆盖所述高k栅介质层的顶部；采用第一去除工艺，去除位于所述高k栅介质层顶部的填充层，露出所述高k栅介质层的顶部；采用第二去除工艺，去除所述开口中部分厚度的所述填充层；在所述第二去除工艺后，去除高于剩余填充层顶部的高k栅介质层；去除高于所述剩余填充层顶部的高k栅介质层后，去除所述剩余填充层。

可选的，所述填充层的材料为ODL材料、BARC材料、DUO材料或光刻胶。

可选的，所述第一去除工艺为化学机械研磨工艺、干法刻蚀工艺、或化学机械研磨工艺和干法刻蚀相结合的工艺。

可选的，所述第二去除工艺为干法刻蚀工艺。

可选的，形成金属栅极结构的步骤包括：在所述开口中填充金属层后，去除高于剩余高k栅介质层顶部的金属层、侧墙和层间介质层；所述剩余高k栅介质、剩余金属层用于作为所述金属栅极结构。