[发明专利]一种高摆率快速瞬态响应LDO电路

说明书

一种高摆率快速瞬态响应LDO，属于电子电路技术领域。采用跨导线性环结构，包括第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8和第二功率管MN_P2组成的NMOS跨导线性环，第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6和第七PMOS管MP7组成的PMOS跨导线性环，保证了输出发生负载跳变时，能快速响应，同时第一功率管MN_P1和和第二功率管MN_P2形成推挽输出结构保证了大的输出摆率；本发明可为DDR内存芯片提供一种新型的供电方法，还可以有效降低功耗。

技术领域

本发明属于电子电路技术领域，具体涉及到一种高摆率快速瞬态响应LDO电路。

背景技术

低压差线性稳压器(LDO)具有低压差、低功耗、低噪声、占用芯片面积小等特点，可应用于电池供电、电源管理等方面。双倍速率同步动态随机存储器DDR内存芯片作为计算机的核心部件，其供电原理如图1所示。内存芯片由电源电压Vdd供电，输出电位经过数据总线(Databus)后输入其它芯片，电阻R₃为总线电阻，电阻R₄为总线终端(Bustermination)电阻。传统供电方式将电阻R₄接地，其功耗更大，响应速度也不够快。

发明内容

本发明的目的是设计一中高摆率快速瞬态响应的LDO，提高驱动级输出摆率，在瞬态切换时为栅极电容的充放电提供极大的充电电流，提高瞬态响应速度，本发明可作为DDR内存芯片的新型供电方式，有效的减小了功耗。

本发明的技术方案为：

一种高摆率快速瞬态响应LDO电路，包括由电流源Ib、第一NMOS管MN1、第二NMOS管MN2、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第一PMOS管MP1、第二PMOS管MP2、第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10组成的输入级，第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8和第二功率管MN_P2组成的NMOS跨导线性环，第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6和第七PMOS管MP7组成的PMOS跨导线性环，第三NMOS管MN3、第三PMOS管MP3、第十一PMOS管MP11、第十二NMOS管MN12、第一电阻R1、第二电阻R2、第三电阻Rc、密勒补偿电容Cc、输出电容Co和第一功率管MN_P1，

第十NMOS管MN10的栅漏短接并连接第九NMOS管MN9和第十二NMOS管MN12的栅极以及电流源Ib，第八PMOS管MP8的栅漏短接并连接第九NMOS管MN9的漏极、第十PMOS管MP10和第十一PMOS管MP11的栅极，第九PMOS管MP9的栅漏短接并连接第十一NMOS管MN11的漏极和第三PMOS管MP3的栅极，第一NMOS管MN1的栅漏短接并连接第十一NMOS管MN11的栅极和第一PMOS管MP1的漏极，第二NMOS管MN2的栅漏短接并连接第二PMOS管MP2的漏极和第三NMOS管MN3的栅极，第一PMOS管MP1的栅极接基准电压VREF，其源极接第二PMOS管MP2的源极和第十PMOS管MP10的漏极，第三PMOS管MP3、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10和第十一PMOS管MP11的源极接电源电压VDD，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11和第十二NMOS管MN12的源极接地；