[发明专利]采用三阱型结构的具有去耦电容器的集成电路

说明书

公开了采用三阱型结构的具有去耦电容器的集成电路。P导电类型的阱(1)通过具有沟槽(4)的三阱型结构与衬底(SB)绝缘，该沟槽(4)具有封闭在绝缘护套(440)中的导电中央部分(430)，此沟槽(4)形成具有阱(1)的去耦电容器。

技术领域

本发明的实施例涉及集成电路，具体地是那些利用三阱型结构的集成电路，因此使得有可能将第一导电类型(例如，P型导电性)的阱与同样是第一导电类型的另一半导体区(例如，衬底的其余部分)绝缘，并且具体地是那些在供电电压与地之间具有去耦电容器的集成电路，通过术语“填料盖(Filler Cap)”被本领域技术人员所公知。

背景技术

图1示意性地展示了具有三阱型结构的集成电路IC，使得有可能将此处为P型导电性的阱1与同样是P型导电性的半导体衬底SB的其余部分绝缘。

更确切地，阱1通过具有第一绝缘沟槽2(例如，通过首字母缩略STI(浅沟槽隔离)被本领域技术人员已知的类型)的绝缘区域而与衬底SB绝缘，该第一绝缘沟槽从衬底的第一面FS延伸到衬底中并且围绕阱1。

绝缘区域还具有掩埋在阱1下方的衬底中的N型导电性半导体层3。

最后，绝缘区包括中间绝缘区以确保第一绝缘沟槽2与掩埋半导体层3之间的电绝缘连续性。

此处，此中间绝缘区具有横向围绕阱1并且在第一绝缘沟槽2与掩埋半导体层3之间延伸的阱4。这个阱4通过注入N型导电性掺杂剂而产生。

这种基于注入阱4的绝缘区域需要在绝缘沟槽2的边缘与阱4的边缘之间维持一定距离，从而防止N掺杂剂通过扩散现象进入P阱的任何溢出风险，其效果将减少P阱的有效尺寸。

然而，这个维度约束呈现出引起阱的表面区域增大的表面成本。

此外还可以使用这些阱以便在此形成连接在供电电压与地之间的去耦电容器。这些去耦电容器包含例如通过绝缘材料(如，氧化硅)与P阱绝缘的一条或多条多晶硅。然而，发现这种去耦电容器具有不可忽略的漏电流以及在某些情况下可以相对较低的电容值。

发明内容

一个实施例提出减少对通过三阱型结构绝缘的半导体阱的表面占用率，同时提出在这个阱中产生具有更高电容值和减少的漏电流的去耦电容器。

一方面提供了一种集成电路，该集成电路包括：第一导电类型(例如，P型导电性)的半导体衬底；以及第一导电类型(例如，P型导电性)的至少一个半导体阱，该至少一个半导体阱通过具有第一绝缘沟槽的绝缘区与该衬底绝缘，该第一绝缘沟槽从衬底的第一面延伸至该衬底中并且围绕该至少一个阱；与第一导电类型相反的第二导电类型(例如，N型导电性)的半导体层，该半导体层掩埋在该阱下方的衬底中；以及中间绝缘区，该中间绝缘区被配置以便确保该第一绝缘沟槽与该掩埋半导体层之间的电绝缘连续性。

该中间绝缘区包括：第二沟槽，该第二沟槽具有围绕该至少一个阱的至少一个外围部分，该外围部分具有从该衬底的该第一面延伸同时与该第一绝缘沟槽接触的第一部分，该第一部分通过位于该第一绝缘沟槽与该掩埋半导体层之间的第二部分延伸。

该第二沟槽具有中央部分，该中央部分被配置以便导电(例如，多晶硅的)并且被封闭在(例如，二氧化硅的)绝缘护套中，并且该集成电路包括：至少一个第一触点，该至少一个第一触点被配置以便在该中央部分上是导电的；以及至少一个第二触点，该至少一个第二触点被配置以便在该至少一个阱上是导电的。

因此，通过其外围部分，第二沟槽有助于半导体阱与衬底的其余部分绝缘。此外，封闭在绝缘护套中的其导电部分使得有可能形成具有半导体阱的去耦电容器。

通过这种第二沟槽实现的半导体阱绝缘使得有可能结合注入阱克服以上提到的表面占有率问题。此外，使用用于去耦电容器的这个沟槽也旨在使得有可能增大这个去耦电容器的电容值，同时限制漏电流。