[发明专利]一种用于区块链的算法处理模块有效
申请号: | 201710283153.5 | 申请日: | 2017-04-26 |
公开(公告)号: | CN107103472B | 公开(公告)日: | 2021-03-19 |
发明(设计)人: | 赵暾;徐浩然;许静雯;邓超 | 申请(专利权)人: | 北京计算机技术及应用研究所 |
主分类号: | G06Q20/38 | 分类号: | G06Q20/38 |
代理公司: | 中国兵器工业集团公司专利中心 11011 | 代理人: | 张然 |
地址: | 100854*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 区块 算法 处理 模块 | ||
1.一种用于区块链的算法处理模块,其特征在于,包括:FPGA、算法芯片、PCIE接口芯片以及USB控制芯片;
PCIE接口芯片,用于与外部主机的PCIE接口通讯;
USB控制芯片,用于与外部主机的USB接口通讯;
算法芯片,用于与FPGA配合进行ECC运算;
FPGA包括:Microblaze模块、FIFO转RAM接口模块、Local Bus转RAM接口模块、内部RAM模块、ECC控制模块、噪声芯片控制模块以及迭代哈希运算模块;
Microblaze模块,用于控制FPGA的各子模块工作;
FIFO转RAM接口模块,用于实现USB接口到内部RAM接口转换,从USB控制芯片中读取数据存储到内部RAM模块中;
Local Bus转RAM接口模块,用于Local Bus接口到内部RAM接口转换;
内部RAM模块,存储用户下发数据与准备上传给用户的数据;
ECC控制模块,用于进行APB总线转ECC芯片异步接口,调用算法芯片进行点乘和模乘运算;
噪声芯片控制模块,用于APB总线转噪声芯片接口;
迭代哈希运算模块,用于进行迭代哈希运算,并与算法模块进行并行处理;
迭代哈希运算模块计算过程包括:
哈希算法输入数据按字节对齐;
计算结果N是64比特的二进制表示;
输入数据与N拼接后作为消息进行SHA256计算,得到的结果作为消息再次进行SHA256计算,得到的结果与目标值比较;
FPGA和算法芯片的工作包括:迭代哈希运算、签名、验签、加密和解密运算;
Microblaze模块分析指令要求,并按照不同指令进行如下操作:
迭代哈希运算包括:
FPGA将需要处理的数据进行哈希运算,然后将哈希结果与目标值送入迭代哈希运算模块并开始运算,FPGA将结果写入内部RAM;
签名运算包括:
FPGA将需要处理的数据进行哈希运算,然后将哈希结果与私钥和随机数送入算法芯片,并操作算法芯片进行ECC运算,最后将签名结果写入内部RAM;
验签运算包括:
FPGA将需要处理的数据进行哈希运算,然后将哈希结果与公钥和签名送入算法芯片,并操作算法芯片进行ECC运算,最后将验签结果写入内部RAM;
迭代哈希运算模块包括:控制器,用于实现AXI和APB接口和计算流程控制;SRAM,用于存储读入的消息;填充模块,用于进行消息的填充;SHA256模块,用于进行SHA-256算法的计算;输出模块用于进行杂凑值与目标值的比较。
2.如权利要求1所述的用于区块链的算法处理模块,其特征在于,还包括:FPGA还包括:AXI-AXI桥,用于100MHz到66MHz的AXI跨时钟域转换。
3.如权利要求1所述的用于区块链的算法处理模块,其特征在于,FPGA包括PLL模块,用于输入66MHz,输出33MHz、输出100MHz和输出66MHz。
4.如权利要求1所述的用于区块链的算法处理模块,其特征在于,FPGA型号为Kintex-7系列FPGA。
5.如权利要求1所述的用于区块链的算法处理模块,其特征在于,算法芯片的型号为ISECMM1256E。
6.如权利要求1所述的用于区块链的算法处理模块,其特征在于,PCIE接口型号为PEX8311芯片。
7.如权利要求1所述的用于区块链的算法处理模块,其特征在于,USB控制芯片型号选用CY7C68013A。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京计算机技术及应用研究所,未经北京计算机技术及应用研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710283153.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:运动按摩棒
- 下一篇:自动辅助和导引的机动车