[发明专利]存储器件及其制造方法及包括该存储器件的电子设备

说明书

公开了一种存储器件及其制造方法及包括该存储器件的电子设备。根据实施例，存储器件可以包括在衬底上形成的从衬底向上延伸的多个柱状有源区；以及在衬底上从下向上依次排列、彼此隔开且分别围绕各柱状有源区的多层栅电极层，其中各栅电极层介由存储栅介质叠层面对各柱状有源区，其中，柱状有源区中包括与各栅电极层相对的第一掺杂区和位于各第一掺杂区相对两侧的第二掺杂区，其中，第一掺杂区中的掺杂特性不同于第二掺杂区中的掺杂特性。

技术领域

本公开涉及半导体领域，具体地，涉及基于竖直型器件的存储器件及其制造方法以及包括这种存储器件的电子设备。

背景技术

在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。

在基于竖直型器件的存储器件中，存在堆叠的存储单元，从而这些存储单元各自的电阻串联在一起。于是，总电阻增大，且存储器件性能变差。由于在常规竖直型存储器件中有源区(包括沟道区和源/漏区)通常一体形成，所以沟道区和源/漏区中的掺杂剂类型和浓度基本上是一样的。因此，难以通过增加源/漏区的掺杂浓度来降低总电阻，因为这同样会使得沟道区中的掺杂浓度增加，从而导致源漏之间的漏电流增大。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种基于竖直型器件的存储器件及其制造方法以及包括这种存储器件的电子设备，其中能够针对沟道区和源/漏区分别调节掺杂类型/浓度。

根据本公开的一个方面，提供了一种存储器件，包括：在衬底上形成的从衬底向上延伸的多个柱状有源区；以及在衬底上从下向上依次排列、彼此隔开且分别围绕各柱状有源区的多层栅电极层，其中各栅电极层介由存储栅介质叠层面对各柱状有源区，其中，柱状有源区中包括与各栅电极层相对的第一掺杂区和位于各第一掺杂区相对两侧的第二掺杂区，其中，第一掺杂区中的掺杂特性不同于第二掺杂区中的掺杂特性。

根据本公开的另一方面，提供了一种制造存储器件的方法，包括：在衬底上设置掺杂剂源层和栅电极层的交替堆叠，其中，掺杂剂源层包括一定类型的掺杂剂；在所述堆叠中形成若干孔；向孔中填充半导体材料，并进行热处理，以从掺杂剂源层中向半导体材料中驱入掺杂剂；以及在栅电极层与半导体材料之间形成存储栅介质叠层。

根据本公开的另一方面，提供了一种电子设备，包括上述存储器件。

根据本公开的实施例，有源区的不同区域(例如，沟道区和源/漏区)可以不同地进行掺杂，并因此可以具有不同的掺杂特性。例如，可以使用电介质的固相掺杂剂源作为扩散源来对源/漏区进行进一步掺杂，以提升其中的掺杂浓度，从而降低源/漏区的电阻，并因此降低叠置的存储单元的总串联电阻。于是，叠置的存储单元数目可以增大，并因此可以增加集成密度。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-10示出了根据本公开实施例的制造存储器件的流程的示意图；

图11和12示出了根据本公开另一实施例的制造存储器件的流程中部分阶段的流程图；

图13和14示出了根据本公开又一实施例的制造存储器件的流程中部分阶段的流程图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。