[发明专利]用于时钟同步的方法和设备

说明书

本公开涉及用于时钟同步的方法和设备。该通信设备包括第一芯片和第二芯片。该方法包括：以预定格式串行化由所述第一芯片接收到的秒脉冲(1PPS)以及与该1PPS相对应的第一当前时间(TOD)信息，该第一TOD信息由第一芯片的第一计时器基于第一参考时钟生成，经过串行化的1PPS和第一TOD信息将向第二芯片递送；基于第一芯片与第二芯片之间的数据传播延迟，在第二芯片处对齐经过串行化的1PPS和第一TOD信息的相位；基于第二参考时钟，通过对经过串行化的1PPS和第一TOD信息进行解串行化来获取第二TOD信息，第一参考时钟和第二参考时钟与相同的时钟源相关联；以及利用第二TOD信息设定第二芯片的第二计时器，以同步所述第一芯片和所述第二芯片。

技术领域

本公开的实施例总体上涉及无线通信技术，更具体地，涉及一种用于时钟同步的方法和设备。

背景技术

在现有技术中，对同一设备中的两个芯片进行时间同步的方法往往采用这样的方式。将其中一块芯片作为主时间设备(time master)，而将另一块芯片作为从时间设备(time slave)。将第二芯片的第二计时器同步到第一芯片的第一计时器。其中第一芯片的时钟源自参考时钟，而第二芯片的时钟源自第一芯片的时钟，尽管第一计时器和第二计时器具有相同的参考时钟，但由于其上升沿相位不相同，因此需要对齐第一计时器和第二计时器的时间相位。

在实施现有技术的时间同步方法的过程中，由于系统断电/上电造成采样的时钟相位的抖动，在时钟同步的过程中存在较大的抖动，由此造成的时间同步误差能够达到+/-8ns。另外，由于硬件电路差异性引起的路径延迟变化也会造成较大的时间同步误差，该同步时间的抖动也可达+/-8ns。

发明内容

总体上，本公开的实施例提出用于时钟同步的方法和设备。

在第一方面，本公开的实施例提供一种在通信设备处实施的时间同步方法。该通信设备包括第一芯片和第二芯片。该方法包括：以预定格式串行化由所述第一芯片接收到的秒脉冲(1PPS)以及与该1PPS相对应的第一当前时间(TOD)信息，该第一TOD信息由第一芯片的第一计时器基于第一参考时钟生成，经过串行化的1PPS和第一TOD信息将向第二芯片递送；基于第一芯片与第二芯片之间的数据传播延迟，在第二芯片处对齐经过串行化的1PPS和第一TOD信息的相位；基于第二参考时钟，通过对经过串行化的1PPS和第一TOD信息进行解串行化来获取第二TOD信息，第一参考时钟和第二参考时钟与相同的时钟源相关联；以及利用第二TOD信息设定第二芯片的第二计时器，以同步所述第一芯片和所述第二芯片。

在第二方面，本公开的实施例提供一种通信。该设备包括：第一芯片，被配置为接收秒脉冲(1PPS)和第一参考时钟；利用第一计时器基于所述第一参考时钟生成第一当前时间(TOD)信息；以及以预定格式串行化接收到的1PPS以及与所述1PPS相对应的第一当前时间TOD信息。该设备还包括第二芯片，该第二芯片与所述第一芯片耦合并且被配置为接收第二参考时钟，所述第一参考时钟和所述第二参考时钟与相同的时钟源相关联；从所述第一芯片接收经串行化的所述1PPS和所述第一TOD信息；基于所述第二参考时钟，通过对经过串行化的所述1PPS和所述第一TOD信息进行解串行化来获取第二TOD信息；以及利用所述第二TOD信息设定所述第二计时器，以与同步所述第一芯片同步。该设备还包括控制器，该控制器被耦合至所述第一芯片和所述第二芯片并且被配置为基于所述第一芯片与所述第二芯片之间的数据传播延迟，在所述第二芯片处对齐经过串行化的所述1PPS和所述第一TOD信息的相位。