[发明专利]半导体器件

说明书

提供一种可以具有抗噪声性和抗ESD性二者的半导体器件。该半导体器件包括：第一数字电路和第二数字电路；分别对应于第一数字电路和第二数字电路设置的第一接地电位线和第二接地电位线；第一模拟电路和第二模拟电路；分别对应于第一模拟电路和第二模拟电路设置的第三接地电位线和第四接地电位线；第一双向二极管组，设置在第一接地电位线和第二接地电位线之间；第二双向二极管组，设置在第三地电位线和第四地电位线之间；和第三双向二极管组，设置在第一接地电位线和第三接地电位线之间。第三双向二极管组中的双向二极管的级数大于包括在第一双向二极管组和第二双向二极管组中的每个双向二极管组中的双向二极管的级数。

相关申请的交叉引用

于2016年5月10日提交的日本专利申请No.2016-094296的全部内容，包括说明书、附图和摘要，通过引用合并于本文中。

技术领域

本公开涉及一种半导体器件，特别涉及ESD(静电放电)保护。

背景技术

在半导体器件中，设置静电保护元件以防止内部电路被静电破坏。例如，由二极管、晶闸管(SCR：硅控整流器)等形成的静电保护元件耦合在提供电源电位的布线(电源电位线)和提供接地电位的布线(接地电位线)之间。当在电源电位线和接地电位线之间施加静电时，静电通过静电保护元件放电，并且不会对内部电路施加过大的电压，从而可以防止内部电路被损坏。

此外，在电源系统分离的半导体器件中，接地电位线也被分成多个系统，并且预定数量的二极管可以反并联耦合在分开的接地电位线之间。

在这方面，日本未审查专利申请公开No.2010-80472公开了一种配置，其中在分开的接地电位线之间设置双向二极管以确保放电路径。

发明内容

另一方面，关于噪声传播，仅确保其数量对应于二极管的级数的电位势垒，从而优选地提供多级二极管以改善抗噪声性。

然而，当均匀布置多级二极管时，放电路径的阻抗增加，从而容易发生内部电路的电压击穿。因此，需要针对内部电路的ESD保护措施。在这方面，存在需要ESD保护措施的内部电路的大量节点，因此芯片设计验证需要很多时间。此外，芯片面积可能变大。

本公开内容旨在解决上述问题，并且本公开的目的是提供可以具有抗噪声性和抗ESD性二者的半导体器件。

从本说明书和附图的描述中，其他目的和新颖特征将变得显而易见。

根据实施例，一种半导体器件包括：第一数字电路和第二数字电路；分别对应于第一数字电路和第二数字电路设置的第一接地电位线和第二接地电位线；第一模拟电路和第二模拟电路；分别对应于第一模拟电路和第二模拟电路设置的第三接地电位线和第四接地电位线；第一双向二极管组，设置在第一接地电位线和第二接地电位线之间；第二双向二极管组，设置在第三地电位线和第四地电位线之间；和第三双向二极管组，设置在第一接地电位线和第三接地电位线之间。第三双向二极管组中的双向二极管的级数大于包括在第一双向二极管组和第二双向二极管组中的每个双向二极管组中的双向二极管的级数。

根据实施例，可以实现抗噪声性和抗ESD性二者。

附图说明

图1是用于解释根据实施例的整个半导体器件1的示图。

图2是用于解释根据实施例的半导体器件1的接地电位线的配置的示图。

图3是示出根据实施例的每个电路区域的配置的构思的示图。

图4是示出根据实施例的改型例子1的每个电路区域的配置的构思的示图。

图5是示出根据实施例的改型例子2的每个电路区域的配置的构思的示图。

具体实施方式