[发明专利]带隙基准电路以及具有该带隙基准电路的DCDC转换器

说明书

本发明提供带隙基准电路以及具有该带隙基准电路的DCDC转换器，能够在降低了耗电的电路中缩短电源接通时的起动时间。带隙基准电路使用运算放大器来生成基准电压，具有：第1电流源，其连接于电源端子与运算放大器的动作电流输入端子之间；第2电流源，其一端与电源端子连接；以及开关，其连接于第2电流源的另一端与运算放大器的动作电流输入端子之间，在电源接通时使开关接通，在基准电压起动后使开关断开。

技术领域

本发明涉及带隙基准电路以及具有该带隙基准电路的DCDC转换器。

背景技术

在最近的电子设备特别是智能手机、便携设备、可穿戴设备等中，为了延长基于电池驱动的产品的动作时间而要求低耗电。

在上述的电子设备中，作为对个人计算机、AP(应用处理器)、存储器及传感器等供电的电源装置，使用开关稳压器、LDO稳压器等DCDC转换器。DCDC转换器与输入端子的电压变动无关地向输出端子输出恒定电压，需要即使由输出端子向负载供给的电流从低电流大幅变化至大电流也将效率维持得较高。关于要求低耗电的设备，在小负载电流区域内维持高效率特别重要。

这样的在小负载时要求高效率的DCDC转换器需要降低在DCDC转换器内使用的带隙基准电路的耗电。然而却存在如下问题：如果降低耗电，则带隙基准电路的起动所需的时间变长，从而导致直到DCDC转换器的开关动作开始为止的时间变长。

针对上述问题，在专利文献1中提出有如下方案：在带隙基准电路的输出端子附加栅极和漏极与该输出端子公共连接的PMOS晶体管，在从电源接通时起到输出端子的电压达到规定电平的期间，由该PMOS晶体管向输出端子供给电流，从而缩短带隙基准电路的起动时间。

技术文献1：日本特开2010-160700号公报

然而，在专利文献1的方法中存在如下情况：虽然能够使电源刚刚接通之后的带隙基准电路的输出端子的电压上升加速，但是，很难使输出端子的电压讯速地达到期望的电压值且使其稳定。

即，虽然在电源刚刚接通之后利用PMOS晶体管使输出端子的电压上升，但是，PMOS晶体管的阈 值电压必须大于电源电压与输出端子的电压之差，因此，由于电源电压的电压值，在输出端子的电压上升到期望的电压值之前PMOS晶体管即截止。因此，仅利用PMOS晶体管无法使输出端子的电压达到期望的电压值。

并且，在PMOS晶体管截止之后要利用带隙基准电路的通常动作使输出端子的电压上升，但是，由于要实现低耗电，因此，在构成带隙基准电路的运算放大器的动作缓慢的情况下，输出端子的电压上升极其缓慢，其结果是存在如下课题：输出端子的电压达到期望的电压值需要较长的时间，即，不怎么能够缩短起动时间。

发明内容

本发明正是鉴于上述课题而完成的，其目的在于，提供低耗电且能够在短时间内起动的带隙基准电路以及具有该带隙基准电路的DCDC转换器。

为了解决上述课题，本发明的带隙基准电路使用运算放大器来生成第1基准电压，其特征在于，所述带隙基准电路具有：第1电流源，其连接于电源端子与所述运算放大器的动作电流输入端子之间；第2电流源，其一端与所述电源端子连接；开关，其连接于所述第2电流源的另一端与所述运算放大器的动作电流输入端子之间；以及控制电路，其生成控制所述开关的接通断开的控制信号，所述开关在所述控制信号为第1状态时接通，在所述控制信号为第2状态时断开。

本发明的DCDC转换器的特征在于，所述DCDC转换器具有：所述带隙基准电路；以及误差放大器，其反相输入端子被输入对输出电压进行分压而得到的反馈电压，同相输入端子被输入所述第1基准电压。

本发明的另一个DCDC转换器的特征在于，所述DCDC转换器具有所述带隙基准电路，所述控制电路在电源接通时使所述控制信号为第1状态，根据从所述电源接通时起执行的软起动已完成的情况而使所述控制信号为第2状态。