[发明专利]MRAM的制作方法

说明书

本申请提供了一种MRAM的制作方法。该制作方法包括：在衬底的表面上间隔设置多个预存储单元，各预存储单元包括一个MTJ器件；采用旋涂法在多个预存储单元的远离衬底的表面上设置介电材料，介电材料覆盖各MTJ器件并充满相邻两个MTJ器件之间的间隙；对介电材料进行硬化，形成介电层。该制作方法采用旋涂法在预存储单元的表面上设置介电材料，其在填充间隙的同时不会在MTJ的表面上形成较高的台阶，使得形成的介电层的表面平整度好，后续可以直接采用刻蚀法去除MTJ上多余的介电材料，且由于用于旋涂的液态介电材料的反流特性好且具有一定的粘度而使得形成的介电层具有均匀平直性和高耐破裂性。

技术领域

本申请涉及半导体工艺领域，具体而言，涉及一种MRAM的制作方法。

背景技术

STT-MRAM是一种潜在的、革命性的通用存储技术，可直接利用自旋极化电流驱动纳米磁体磁矩反转，完成信息写入。它集成了DRAM的高存储密度、SRAM的快速读写能力、Flash的非易失性和低功耗以及高稳定性等优越性能，此外，它具有无限次使用的优势；与传统MRAM相比，有着更好的扩展性、更低的写信息电流，特别是它与先进的半导体工艺兼容。

STT-MRAM器件性能优异的同时，也对半导体工艺制程提出了更为严苛的挑战，尤其对器件中每层薄膜粗糙度的要求更高，对化学机械抛光工艺(Chemical MechanicalPlanarization,CMP)提出了更大的挑战。

STT-MRAM的核心工作单元是由“磁参考层/绝缘势垒层/磁自由层”三明治结构组成的磁隧道结(MTJ)。

另外，在MTJ器件6'制备完成之后，需要在相邻两个MTJ器件6'之间沉积介电层7'来实现相邻MTJ器件之间的电绝缘。目前，主要是采用TEOS利用PECVD/LPCVD制备出介电层7'，但由于所制备的介电层7'为共形覆盖，介电层7'在覆盖间隙的同时，在MTJ器件6'上形成一定厚度的介电层，进而形成图1所示的具有台阶形状的介电层7'。

为了使MTJ器件与其上的顶电极互联，需除去MTJ器件之上的介电层，并将抛光终点精确控制在MTJ单元(如其顶层材料Ta)之上，而目前市场上并没有合适的高选择比的SiO₂:Ta研磨液，对于后道的化学机械抛光而言，准确停在Ta上及控制好整个晶圆表面均一性具有极大的挑战。

发明内容

本申请的主要目的在于提供一种MRAM的制作方法，以解决现有技术中的介电层的设置方式带来的难以准确去除MTJ之上的介电层的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种MRAM的制作方法，该制作方法包括：在衬底的表面上间隔设置多个预存储单元，各上述预存储单元包括一个MTJ器件；采用旋涂法在上述多个预存储单元的远离上述衬底的表面上设置介电材料，上述介电材料覆盖各上述MTJ器件并充满相邻两个上述MTJ器件之间的间隙；对上述介电材料进行硬化，形成介电层。

进一步地，在形成上述预存储单元之后，在设置上述介电材料之前，上述制作方法还包括：在上述预存储单元的远离上述衬底的表面上沉积预介电层，上述预介电层覆盖各上述MTJ器件并覆盖各上述间隙，上述介电材料设置在上述预介电层的远离上述MTJ器件的表面上。

进一步地，上述预介电层为硅氧化合物层。

进一步地，上述预介电层的厚度在10～20nm之间。

进一步地，各上述间隙的深度与宽度的比小于或等于15:1。

进一步地，上述介电材料包括低K介电材料。

进一步地，采用上述旋涂法设置的上述介电材料的厚度在20～200nm之间。