[发明专利]非易失性存储器装置、其程序化方法及其数据读取方法

说明书

一种非易失性存储器装置、其程序化方法及其数据读取方法。本发明FSNOR快闪阵列将多个旋转90度的NOR型非易失性存储器NVM单元配对配置为列的组态，利用多条场边次位线连接起来，达到4F²的最小单元面积。FSNOR快闪阵列藉由多个选择晶体管分为多个扇区，选择晶体管将多条偶数/奇数次位线连接至多条通用主第一金属位线。对FSNOR的各扇区而言，相邻列的NOR型NVM单元配对的漏极分别形成多条偶数/奇数次位线，而各偶数/奇数次位线之间又分别被多个沟槽场氧化物区分隔，以及各列中多个NOR型单元配对的共源极形成一扩散共源极线，而该扩散共源极线透过一金属接点连接至一第一金属共源极线。本发明FSNOR快闪阵列加强了被选择NVM单元元件以及未选择NVM单元元件之间的电气隔离。

技术领域

本发明有关于非易失性存储器(NVM，non-volatile memory)半导体单元元件(cell device)的阵列(array)架构，尤其，本发明场次位线反或型快闪阵列由多个NVM半导体单元元件配置而成。其中，一列(column)中多个NVM单元配对(cell pair)的漏极(drain)电极相连接以形成二条场边次位线，而该列中该些NVM单元配对的共源极(common source)电极相连接以形成单一条共源极线，而且各行(row)中多个NVM单元配对的控制栅极(control gate)相连接以形成一字线(wordline)。

背景技术

半导体非易失性存储器(NVM)，尤其是电子可抹除可程式唯读存储器(electrical-erasable-programmable read-only memory，EEPROM)，被广泛地应用于在电子设备(equipment)领域，从电脑、电子通讯硬体至消费性电器产品(consumerappliance)。一般而言，EEPROM在非易失性存储器领域的机制是即使系统关机之后，仍可保存固件(firmware)与数据，而且有需要的话，可改变该些固件与数据。

利用临界电压状态(threshold voltage)(元件ON/OFF电压)来代表的非易失性数据，被储存于EEPROM元件中，并藉由将电荷载子(charge carrier)注入EEPROM元件电荷储存层(charge-storage layer)来调整元件的临界电压。例如，就n通道EEPROM元件而言，当电子堆积于晶体管(transistor)通道区上方的浮闸(floating gate)、或介电层(dielectric layer)、或纳米晶体(nano-crystals)时，导致元件具有相对较高的临界电压。

快闪EEPROM可被视为特别配置的EEPROM单元阵列，抹除(erase)数据时只能一次将所有存储器单元的数据抹除，或者以扇区(sector)为单位进行抹除。根据存储器单元在快闪阵列中的连接组态(configuration)方式，快闪NVM阵列分成NOR型快闪阵列与NAND型快闪阵列。请参考图1，现有NOR型快闪阵列连接以并联(parallel)连接的多个单元元件配对10，其中各行中该些单元元件配对10的共源极相连接以分别形成一条水平的共源极线CS，而各列中该些单元元件配对10的漏极相连接以分别形成一条垂直的位线。在图1的M×NNOR型快闪阵列的示意图中，沿着x轴方向延伸的各字线包含M个NVM单元，且该些NOR型单元元件配对10的漏极电极12垂直连接以形成多条位线Bi(i＝1,…,M)，而沿着y轴方向延伸的各位线连接了N个NVM单元的漏极。各行中多个NOR型单元元件配对10的共源极电极11水平相连接以形成一共源极线CS。当一字线被选择时，和该字线相连的M个NVM单元皆被启动(activated)。另一方面，在该阵列中，和多条未被选择字线相连的其他NVM单元则和该M条位线电气分离。透过相连的M条位线，可以检测到M个被选择NVM单元的漏极的电气反应。在NOR型快闪阵列中，因为偏压(bias)及信号都直接施加至该些被选择NVM单元的漏极电极上，而没有经过其他NVM单元，所以，一般来说，相较于NAND型快闪阵列，NOR型快闪阵列有较快的读/写存取速度以及较低的操作电压。