[发明专利]信号生成电路以及信号生成方法

说明书

技术领域

本发明涉及一种信号生成电路以及信号生成方法。

背景技术

在各种通信设备和LSI(Large Scale Integrated circuit，大规模集成电路)中使用用于基准时钟的频率转换的诸如PLL(Phase Locked Loop，锁相环路)或CDR(Clock and Data Recovery，时钟和数据恢复)等的时钟生成电路。近年来，数据传输和LSI信号处理的速度已经增加，并且由时钟生成电路生成的时钟需要比传统上所实现的进一步减少抖动 (jitter)。用于相位同步的基准时钟使电压控制振荡器(voltage controlled oscillator，在下文中被称为VCO)的控制信号波动的参考泄漏(reference leak)，能够被提出为时钟生成电路中的抖动产生的原因之一。为了抑制参考泄漏，提出了一种方法，其中使VCO的控制电压通过诸如陷波滤波器或低通滤波器等的滤波器。然而，这种滤波器通常由诸如电阻器和电容器等的无源元件构造，并且由于带会因半导体工艺变化的影响而波动，因此可能没有充分地抑制参考泄漏。

作为一种抑制时钟生成电路中的滤波器的带波动的技术，日本特开平6-291644号公报提出了一种开关电容滤波器(switched capacitor filter，在下文中被称为SCF)型滤波器，其中通过仅使用多个电容比和电容切换频率来确定滤波器带。使用SCF型滤波器的方法的优点在于，由于电容的相对比不针对芯片之间的较大变化/半导体晶片之间的较大变化而波动，因此滤波器带不波动。

然而，在日本特开平6-291644号公报中公开的方法中没有提供初始电荷。因此，如果VCO在初始状态下不振荡，则VCO的控制电压被固定为低电平，并且可能无法稳定地振荡。

此外，日本特开平8-288845号公报公开了在时钟生成电路中施加 VCO的控制电压的初始电压。在该时钟生成电路中，与要输入的基准信号的多个类型的频率改变对应地准备多个初始电压。然而，虽然该时钟生成电路包括LPF(环路滤波器)，但是既不使用低通滤波器也不使用开关电容滤波器。

发明内容

本发明的方面提供一种在使用SCF型滤波器的信号生成电路中能够开始稳定的振荡或者能够缩短相位锁定之前的时间的信号生成技术。

本发明的一个方面包括以下布置。

一种信号生成电路，所述信号生成电路包括：电压控制振荡器，其被构造为生成具有与控制电压相对应的频率的信号；分频器，其被构造为通过对由所述电压控制振荡器生成的信号的频率进行分频来生成分频信号；相位比较器，其被构造为将由基准振荡器生成的基准时钟信号和由所述分频器生成的分频信号进行比较；电荷泵，其被构造为输出与所述相位比较器的比较结果相对应的电流；环路滤波器，其被构造为生成与由所述电荷泵输出的电流相对应的电压；开关电容滤波器，其被构造为通过对由所述环路滤波器生成的电压进行采样，来生成在稳定状态下的所述电压控制振荡器的控制电压；以及初始值提供电路，其被构造为提供所述电压控制振荡器的控制电压的初始值。

本发明的另一方面包括以下布置。一种信号生成方法，所述信号生成方法包括：生成具有与控制电压相对应的频率的信号；通过对所生成的信号的频率进行分频来生成分频信号；将由基准振荡器生成的基准时钟信号和所述分频信号进行比较；从电荷泵输出与所述比较结果相对应的电流；由环路滤波器生成与所输出的电流相对应的电压；通过对所生成的电压进行采样，来生成在稳定状态下的电压控制振荡器的控制电压；以及提供所述电压控制振荡器的控制电压的初始值。

本发明的又一方面包括以下布置。一种信号生成电路，所述信号生成电路包括：电压控制振荡器，其被构造为生成具有与控制电压相对应的频率的信号；分频器，其被构造为通过对由所述电压控制振荡器生成的信号的频率进行分频来生成分频信号；相位比较器，其被构造为将由基准振荡器生成的基准时钟信号和由所述分频器生成的分频信号进行比较；电荷泵，其被构造为输出与所述相位比较器的比较结果相对应的电流；环路滤波器，其被构造为生成与由所述电荷泵输出的电流相对应的电压；开关电容滤波器，其被构造为通过对由所述环路滤波器生成的电压进行采样，来生成在稳定状态下的所述电压控制振荡器的控制电压；以及初始电压提供电路，其被构造为针对达到稳定状态之前的时段，提供所述电压控制振荡器能够生成信号的范围的电压，作为所述控制电压的初始电压。