[发明专利]半导体器件

说明书

提供一种半导体器件。该半导体器件包括：层叠栅结构，包括层叠在基板上并在第一方向延伸的上选择栅图案、虚设栅图案和单元栅图案；有源图案，在穿过层叠栅结构的同时彼此间隔开；以及栅电介质图案，插置在单元栅图案与有源图案之间、在上选择栅图案与有源图案之间以及在虚设栅图案与有源图案之间。上选择栅图案设置在单元栅图案当中的最上面的单元栅图案上并在交叉第一方向的第二方向上彼此间隔开。虚设栅图案设置在最上面的单元栅图案与上选择栅图案之间并在第二方向上彼此间隔开。

技术领域

本发明构思涉及一种半导体器件以及形成该半导体器件的方法。

背景技术

随着对于电子器件和系统的大容量、多功能和/或紧凑的增加的需求，已经引入了各种技术以高度地集成在其中使用的存储器件。为了存储器件的高度集成，已经开发了形成器件的越来越精细的图案。然而，为了形成精细图案，需要昂贵的设备。此外，尽管使用了昂贵的设备，但是经常无法如期望地实现更精细的图案。因此，作为克服这些问题的替代方案，已经积极地开发了用于半导体器件的高度集成的技术。

发明内容

发明构思提供一种为了高度集成而优化的半导体器件。

发明构思还提供一种其中可靠性被改善的半导体器件。

根据一个方面，发明构思指向一种半导体器件，该半导体器件包括：层叠栅结构，包括层叠在基板上并在第一方向延伸的上选择栅图案、虚设栅图案和单元栅图案；有源图案，在穿过层叠栅结构的同时彼此间隔开；以及栅电介质图案，插置在单元栅图案与有源图案之间、在上选择栅图案与有源图案之间以及在虚设栅图案与有源图案之间。在这种情况下，上选择栅图案设置在单元栅图案当中的最上面的单元栅图案上并在交叉第一方向的第二方向上彼此间隔开。虚设栅图案设置在最上面的单元栅图案与上选择栅图案之间并在第二方向上彼此间隔开。

根据另一方面，发明构思指向一种半导体器件，该半导体器件包括：层叠栅结构，包括层叠在基板上并在第一方向延伸的上选择栅图案、虚设栅图案和单元栅图案；以及垂直结构，在穿过层叠栅结构的同时彼此间隔开。在这种情况下，上选择栅图案设置在单元栅图案当中的最上面的单元栅图案上并在交叉第一方向的第二方向上彼此间隔开，虚设栅图案设置在最上面的单元栅图案与上选择栅图案之间并在第二方向上彼此间隔开。

附图说明

附图被包括以提供对发明构思的进一步理解，并被并入本说明书中且构成本说明书的一部分。附图示出发明构思的示范性实施方式，并与说明书一起用来描述发明构思的原理。

图1是示出根据本发明构思的实施方式的半导体器件的平面图。

图2A至图2F是示出根据发明构思的一个实施方式的形成半导体器件的方法的截面图。

图3A至图3E是示出根据发明构思的另一实施方式的形成半导体器件的方法的截面图。

图4A和图4B是示出根据发明构思的另一实施方式的形成半导体器件的方法的截面图。

图5是根据发明构思的另一实施方式的半导体器件的截面图。

图6是根据发明构思的另一实施方式的半导体器件的截面图。

图7是根据发明构思的另一实施方式的半导体器件的截面图。

图8是根据发明构思的另一实施方式的半导体器件的截面图。

图9是示出根据发明构思的实施方式的半导体器件的平面图。

图10和图11是根据发明构思的另一实施方式的半导体器件的截面图。

图12是根据发明构思的另一实施方式的半导体器件的截面图。

图13是示出根据发明构思的实施方式的半导体器件的平面图。