[发明专利]移位寄存器单元、栅极驱动电路及其驱动方法

权利要求书

1.一种移位寄存器单元，包括：

输入子电路(101)，连接信号输入端和上拉节点之间，被配置为向上拉节点输入信号；

输出子电路(102)，连接在上拉节点和信号输出端之间，被配置为在上拉节点的控制下，向信号输出端输出脉冲信号；

复位子电路(103)，连接在复位端、上拉节点和信号输出端之间，被配置为在复位端的控制下，对上拉节点和信号输出端进行复位；以及

时钟信号选择子电路(104)，其输入端连接到第一时钟信号端和第二时钟信号端，控制端连接到第一控制端和第二控制端，第一输出端连接到输出子电路，被配置为根据第一控制端和第二控制端的电平来选择向输出子电路提供第一时钟信号还是第二时钟信号，其中

所述时钟信号选择子电路(104)包括：第一选择晶体管(T1)，其控制极连接到第一控制端，第一极连接到第一时钟信号端，第二极连接到时钟信号选择子电路的第一输出端；第二选择晶体管(T2)，其控制极连接到第二控制端，第一极连接到第二时钟信号端，第二极连接到时钟信号选择子电路的第一输出端。

2.根据权利要求1所述的移位寄存器单元，还包括下拉节点控制子电路(105)，其连接到上拉节点(PU)和时钟信号选择子电路(104)的第二输出端，被配置为根据时钟信号选择子电路提供的第一时钟信号或第二时钟信号以及上拉节点的电平，控制下拉节点的电平。

3.根据权利要求2所述的移位寄存器单元，其中，移位寄存器还包括下拉子电路(106)，连接到下拉节点、上拉节点和信号输出端，被配置为根据下拉节点的电平对上拉节点和信号输出端进行下拉。

4.根据权利要求3所述的移位寄存器单元，其中，移位寄存器还包括辅助控制子电路(107)，连接到上拉节点(PU)、信号输出端和时钟信号选择子电路(104)的第二输出端，被配置为根据时钟信号选择子电路提供的时钟信号，辅助控制上拉节点和信号输出端的电平。

5.根据权利要求1-4任一项所述的移位寄存器单元，其中，

输入子电路包括：输入晶体管(M1)，其控制极和第一极连接到信号输入端，第二极连接到上拉节点；

输出子电路包括：输出晶体管(M3)，其控制极连接到上拉节点，第一极连接到时钟信号选择子电路的第一输出端，第二极连接到信号输出端；以及电容(C1)，其第一端连接到上拉节点，第二端连接到信号输出端；以及

复位子电路(103)包括：第一复位晶体管(M2)，其控制极连接到复位端，第一极连接到上拉节点，第二极连接到第一电源端；以及第二复位晶体管(M4)，其控制极连接到复位端，第一极连接到信号输出端，第二极连接到第一电源端。

6.根据权利要求1所述的移位寄存器单元，其中，

时钟信号选择子电路(104)还包括：第三选择晶体管(T3)，其控制极连接到第一控制端，第一极连接到第二时钟信号端，第二极连接到时钟信号选择子电路的第二输出端；第四选择晶体管(T4)，其控制极连接到第二控制端，第一极连接到第一时钟信号端，第二极连接到第三选择晶体管的第二极。

7.根据权利要求2-4任一项所述的移位寄存器单元，其中，

其中，下拉节点控制子电路(105)包括：第一下拉控制晶体管(M9)，其控制极和第一极连接到时钟信号选择子电路的第二输出端，第二极连接到下拉控制节点(PD_CN)；第二下拉控制晶体管(M5)，其控制极连接到下拉控制节点(PD_CN)，第一极连接到第一下拉控制晶体管(M9)的第一极，第二极连接到下拉节点；第三下拉控制晶体管(M8)，其控制极连接到上拉节点，第一极连接到下拉控制节点，第二极连接到第一电源端；以及第四下拉控制晶体管(M6)，其控制极连接到上拉节点，第一极连接到下拉节点，第二极连接到第一电源端。