[发明专利]一种去耦电容优化方法和装置

说明书

本发明实施例公开了一种去耦电容优化方法，确定PCB中第一路电源中最大环路电感对应的第一电容，所述PCB包括至少一路电源，所述第一路电源为所述至少一路电源中的任意一路电源；根据PCB的模型计算删除所述第一电容后的第一路电源的第一阻抗；当所述第一阻抗满足预设条件时，确定所述第一电容为所述第一路电源中的删除电容，以使得通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化。本发明实施例同时还提供一种去耦电容优化装置。

技术领域

本发明涉及电子技术领域，尤其涉及一种去耦电容优化方法和装置。

背景技术

随着超大规模集成电路技术的发展，芯片沟道尺寸不可避免地进一步按比例缩小，集成电路的供电电压将会持续降低，导致芯片纹波噪声门限和设计裕量降低，更高的信号速率使得电源噪声对封装、印制电路板(PCB，Printed Circuit Board)走线、过孔等寄生参数更加敏感。因此，如何确保芯片在不同工艺、电压和温度条件下，以及在各种业务码型下正常工作，对于电源完整性设计都是巨大的挑战。电源完整性设计需要满足三大目标，分别是芯片层面，为芯片提供干净、稳定的电源；单板层面，为信号提供低阻抗、低噪声的参考回路，确保阻抗连续性和降低串扰；系统层面，避免电磁干扰发射，电源噪声作为电磁干扰(EMI，Electromagnetic Interference)的重要组成部分，对其进行分析和抑制。

电源分配网络(PDN)是由电源地走线、平面以及去耦电容构成，由于存在寄生电阻、电感、电容等寄生参数，其阻抗并不为零，需要利用去耦电容的谐振特性，通过不同电容值的电容器的并联组合以获得最低的输入阻抗，低于目标阻抗，保证负载芯片有一个稳定、持续的电源供给。但是，现有技术在项目中，通常电源分配网络(PDN)上面的去耦电容的容值以及数量都是按照主芯片厂商参考进行设计，只要各个电源的交流阻抗以及直流阻抗仿真结果在标准值的范围内就算合格。现有项目中，芯片周围的耦合电容的容值和数量是参考芯片厂家的设计，有多少放多少，电源地走线按照耦合电容的布局面积最大化设计，但是这样的设计不但占用了单板的大量面积同时也增加了成本，采用目标阻抗法，只要仿真通过就算合格，不再考虑电容的优化，这么多的耦合电容，不仅占用了单板的大量空间，还增加了成本。

现有技术去耦电容的选择主要有big“V”、Decade Methods方法以及Flatresponse方法，但是，这些方法均存在一定的局限性，如big“V”方法在设计过程中需要很多这样相同容值的电容，冗余量大，增加单板的布局面积；Decade Methods方法和Flatresponse方法中使用电容个数和种类有限，不一定能够达到电源的目标阻抗的要求。

发明内容

为解决现有存在的技术问题，本发明实施例提供一种去耦电容优化方法和装置，在保证阻抗的基础上，合理的安排电容的容值大小和数量，减少布局空间，节约成本。

为达到上述目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供一种去耦电容优化方法，所述方法包括：

确定印制电路板PCB中第一路电源中最大环路电感对应的第一电容，所述PCB包括至少一路电源，所述第一路电源为所述至少一路电源中的任意一路电源；

根据PCB的模型计算删除所述第一电容后的第一路电源的第一阻抗；

当所述第一阻抗满足预设条件时，确定所述第一电容为所述第一路电源中的删除电容，以使得通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化。

进一步地，在所述确定印制电路板PCB中第一路电源中最大环路电感对应的第一电容之前，所述方法还包括：

获取所述PCB，将所述PCB导入仿真工具，通过所述仿真工具确定所述PCB中至少一路电源的耦合电容的环路电感。

进一步地，所述根据预设模型计算删除所述第一电容后的第一路电源的第一阻抗，包括：