[发明专利]包括保持复位双稳态触发器的半导体装置

说明书

一种半导体装置可包括：主锁存器，使用本地电源供应电压及时钟信号来存储输入数据信号，并将所述输入数据信号输出至第一输出信号；从锁存器，使用全局电源供应电压、时钟信号及保持信号来存储第一输出信号，并输出第二输出信号；第一逻辑门，接收保持信号、时钟信号及复位信号中的一个信号及另一信号的输入，并输出通过执行第一逻辑运算而产生的第一控制信号；以及第二逻辑门，接收保持信号、时钟信号及复位信号中的其余信号及第一控制信号的输入，并对主锁存器及从锁存器中的至少一个执行第二逻辑运算。本发明的半导体装置可减小产品的大小且可降低功耗。

本申请主张2016年4月8日在韩国知识产权局提出申请的韩国专利申请第10-2016-0043525号的优先权，所述韩国专利申请的公开内容全文并入本文供参考。

技术领域

本发明概念的示例性实施例涉及一种包括保持复位双稳态触发器(retentionreset flip-flop)的半导体装置。

背景技术

在低功率半导体芯片的设计中，广泛使用通过切断对未处于使用状态的电路区块的电源供应来减小泄漏电流的电源选通技术(power gating technique)。为了使用此种电源选通技术，当切断电源供应时，可将数据存储触发器中的数据转移至另一位置，且可使用在将数据转移出数据存储触发器之后切断电源供应的方法。

可使用分立的电路及/或逻辑对保持双稳态触发器执行复位功能。然而，此种分立的电路及/或逻辑可能会增大保持双稳态触发器的大小且还可能增大功耗。因此，需要一种低功率的小型保持双稳态触发器。

发明内容

本发明概念的某些示例性实施例涉及一种可减小产品的大小且可降低功耗的半导体装置。

然而，本发明概念的示例性实施例并非仅限于本文中所述的实施例。通过参照下文给出的对本发明概念示例性实施例的详细说明，本发明概念示例性实施例的以上及其他方面将对本发明概念所属技术领域中的普通技术人员变得更显而易见。

根据本发明概念的某些示例性实施例，提供一种半导体装置，所述半导体装置包括：主锁存器(latch)，使用本地(local)电源供应电压及时钟信号来存储输入数据信号，并将所述输入数据信号输出至第一输出信号；从锁存器，使用不同于所述本地电源供应电压的全局(global)电源供应电压、所述时钟信号及保持信号来存储所述第一输出信号，并将所述第一输出信号输出至第二输出信号；第一逻辑门，接收所述保持信号、所述时钟信号及复位(reset)信号中的一个信号及另一信号的输入，并输出通过执行第一逻辑运算而产生的第一控制信号；以及第二逻辑门，接收所述保持信号、所述时钟信号及所述复位信号中的其余信号及所述第一控制信号的输入，并提供通过对主锁存器及从锁存器中的至少一个执行第二逻辑运算而产生的第二控制信号。

根据本发明概念的某些示例性实施例，提供一种半导体装置，所述半导体装置包括：第一条线，被施加全局电源供应电压；第二条线，与所述第一条线独立且被施加本地电源供应电压；第一操作电路，连接至所述第二条线且使用所述本地电源供应电压；第一电源选通电路，判断是否将所述本地电源供应电压施加至所述第一操作电路；以及第一保持复位双稳态触发器，连接至所述第一条线及所述第二条线，其中所述第一保持复位双稳态触发器包括主锁存器、从锁存器及逻辑门。所述主锁存器连接至所述第二条线，使用所述时钟信号、所述保持信号及所述复位信号来存储输入数据信号，并将所述数据信号输出至第一输出信号。所述从锁存器连接至所述第一条线，使用所述时钟信号、所述保持信号及所述复位信号来存储所述第一输出信号，并将所述第一输出信号输出至第二输出信号。所述逻辑门接收所述保持信号、所述时钟信号及所述复位信号的输入，并提供通过对所述主锁存器及所述从锁存器中的至少一个执行逻辑运算而产生的控制信号。