[发明专利]一种GOA驱动电路

说明书

本发明公开了一种GOA驱动电路，包括多级GOA驱动单元，每级GOA驱动单元用于向一行像素单元输出行扫描信号，所述GOA驱动单元进一步包括上拉单元、上拉控制单元、下传单元、下拉单元以及下拉维持单元；所述上拉控制单元输出第一电压信号；其中，所述下拉单元被配置为：在所述第一电压信号由高电位跳变为低电位的过程中，增加将所述第一电压信号下拉至第一电位的时间，以使所述第一电压信号具有阶梯式下降沿。该GOA驱动电路保证了电路中关键节点电压在发生变化的过程中的平稳性，有利于改善GOA驱动电路的输出特性，提升GOA驱动电路的整体性能。

技术领域

本发明属于显示技术领域，尤其涉及一种GOA驱动电路。

背景技术

随着液晶显示技术的发展以及薄膜晶体管(TFT)性能的提升，GOA(Gate OnArray)驱动电路已日渐普遍地应用于液晶显示设备中。

GOA驱动电路具有很多的优点，例如由于GOA驱动电路是直接在阵列基板上制作形成的，因此可以节省栅极驱动芯片(Gate IC)的使用，实现显示屏的无边框设计，且有利于提高产品的良率。降低生产成本等。

使GOA驱动电路中关键电路节点的电压保持稳定，是提高GOA驱动电路性能的重要手段。

发明内容

本发明所要解决的技术问题之一是需要提供一种能够使关键电路节点的电压保持稳定的GOA驱动电路。

为了解决上述技术问题，本申请的实施例首先提供了一种GOA驱动电路，包括多级GOA驱动单元，每级GOA驱动单元用于向一行像素单元输出行扫描信号，所述GOA驱动单元进一步包括上拉单元、上拉控制单元、下传单元、下拉单元以及下拉维持单元；所述上拉控制单元输出第一电压信号；其中，所述下拉单元被配置为：在所述第一电压信号由高电位跳变为低电位的过程中，增加将所述第一电压信号下拉至第一电位的时间，以使所述第一电压信号具有阶梯式下降沿。

优选地，在所述第一电压信号经由所述下拉单元进行放电的路径上设置有时延元件。

优选地，所述下拉单元包括第一晶体管，所述第一晶体管的栅极连接下拉信号，其漏极连接所述第一电压信号，其源极与所述时延元件的第一端相连接，所述时延元件的第二端连接第一电源信号。

优选地，所述时延元件包括第二晶体管；

所述第二晶体管的栅极与漏极共同连接于所述第一晶体管的源极，其源极连接所述第一电源信号。

优选地，所述下拉单元还包括第三晶体管，所述第三晶体管的栅极连接所述下拉信号，其漏极连接对应于其所属的GOA驱动单元的行扫描信号，其源极连接所述第一电源信号。

优选地，所述上拉控制单元包括第四晶体管，所述第四晶体管的栅极连接与本级GOA驱动单元级联的前一级GOA驱动单元的下传单元所输出的下传信号，其源极连接所述第一电压信号，其漏极连接第二电源信号。

优选地，所述下拉维持单元包括：第五晶体管，其源极连接所述第一电源信号，其漏极连接所述第一电压信号；第六晶体管，其栅极与源极分别与所述第五晶体管的栅极与源极相连接，其漏极连接对应于其所属的GOA驱动单元的行扫描信号；第七晶体管，其源极连接所述第一电源信号，其栅极连接所述第一电压信号，其漏极连接所述第五晶体管的栅极；第八晶体管，其栅极与漏极共同连接第三电源信号，其源极连接所述第五晶体管的栅极。

优选地，所述上拉单元包括：第九晶体管，其栅极连接所述第一电压信号，其漏极连接时钟信号，其源极连接对应于其所属的GOA驱动单元的行扫描信号；自举电容，其并联连接于所述第九晶体管的栅极与源极之间。

优选地，所述下拉信号包括与本级GOA驱动单元级联的后一级GOA驱动单元输出的行扫描信号。

优选地，所述时钟信号的占空比为0.5。