[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供基底，所述基底上具有栅极结构；在栅极结构两侧的基底中分别形成源漏掺杂区，所述源漏掺杂区中具有源漏离子，所述源漏掺杂区的顶部表面呈凹陷状；对所述源漏掺杂区的顶部表面掺杂接触离子，在源漏掺杂区中的顶部区域形成接触掺杂区，所述接触离子的导电类型和所述源漏离子的导电类型相同。所述方法提高了半导体器件的电学性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。

然而，无论是平面式的MOS晶体管还是鳍式场效应晶体管构成的半导体器件的性能有待提高。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有栅极结构；在栅极结构两侧的基底中分别形成源漏掺杂区，所述源漏掺杂区中具有源漏离子，所述源漏掺杂区的顶部表面呈凹陷状；对所述源漏掺杂区的顶部表面掺杂接触离子，在源漏掺杂区中的顶部区域形成接触掺杂区，所述接触离子的导电类型和所述源漏离子的导电类型相同。

可选的，对所述源漏掺杂区的顶部表面掺杂接触离子的工艺为接触离子注入工艺；所述接触离子注入工艺的参数包括：注入能量为2KeV～5KeV，注入剂量为1E14atom/cm²～2E15atom/cm²，注入角度为0度～15度。

可选的，所述接触掺杂区中接触离子的浓度为所述源漏掺杂区中源漏离子浓度的40％～80％。

可选的，当所述半导体器件的类型为N型时，所述接触离子的导电类型为N型；当所述半导体器件的类型为P型时，所述接触离子的导电类型为P型。

可选的，当所述半导体器件为平面式MOS晶体管时，形成所述源漏掺杂区的步骤包括：在所述栅极结构两侧的基底中分别形成初始源漏掺杂区，所述初始源漏掺杂区中具有源漏离子，所述初始源漏掺杂区包括中心区和位于中心区周围的边缘区，中心区的顶部表面与边缘区的顶部表面齐平；对所述初始源漏掺杂区进行刻蚀，刻蚀中心区的深度大于刻蚀边缘区的深度，使初始源漏掺杂区形成所述源漏掺杂区；当所述半导体器件为鳍式场效应晶体管时，形成所述源漏掺杂区的步骤包括：在所述栅极结构两侧的基底中分别形成初始源漏掺杂区，所述初始源漏掺杂区中具有源漏离子，所述初始源漏掺杂区包括第一区和位于第一区两侧的第二区，自第二区至第一区的方向垂直于栅极结构的延伸方向，第一区的顶部表面与第一区的顶部表面齐平；对所述初始源漏掺杂区进行刻蚀，刻蚀第一区的深度大于刻蚀第二区的深度，使初始源漏掺杂区形成所述源漏掺杂区。

可选的，刻蚀所述初始源漏掺杂区的工艺为干法刻蚀工艺，参数包括：采用的气体包括刻蚀气体和稀释气体，刻蚀气体包括碳氢氟基气体和碳氟基气体中的一种或其组合，稀释气体包括Ar、O₂、N₂、CO₂和COS中的一种或其组合，刻蚀气体的流量为10sccm～100sccm，稀释气体的流量为0sccm～500sccm，源射频功率为100瓦～500瓦，偏置射频功率为10瓦～50瓦，腔室压强为4mtorr～100mtorr。