[发明专利]可调触发电压的电源钳位静电放电电路、芯片及通信终端

权利要求书

1.一种可调触发电压的电源钳位静电放电电路，其特征在于包括定时器、触发器、锁存器、泄流电路；

所述定时器的输出端与所述触发器的输入端连接，所述定时器的输出端与所述锁存器的一个输入端之间设置有第一反相器，所述触发器的输出端与所述锁存器的另一个输入端连接，所述锁存器的输出端与所述泄流电路连接；

第一电阻的一端分别与所述触发器的输出端、所述锁存器的另一个输入端连接，另一端分别与所述锁存器的输出端、所述泄放电路连接。

2.如权利要求1所述的电源钳位静电放电电路，其特征在于：

所述定时器采用RC时钟电路实现，用于检测区分是静电放电脉冲还是正常的电源上电脉冲，并根据检测结果开启或关闭所述电源钳位静电放电电路。

3.如权利要求1所述的电源钳位静电放电电路，其特征在于：

所述触发器由电阻分压器、第二NMOS晶体管、第二PMOS晶体管以及二极管组成；所述电阻分压器由第二电阻与第三电阻组成，所述第二电阻的一端与所述第三电阻的一端连接，所述第二电阻与所述第三电阻相连接的这一端分别与所述第二NMOS晶体管的漏极、所述二极管的阳极连接并相交于同一节点，所述二极管的阴极与所述锁存器的另一个输入端以及所述第一电阻的一端连接，所述第二电阻的另一端与所述第二PMOS晶体管的漏极连接，所述第三电阻的另一端、所述第二NMOS晶体管的源极分别接地，所述第二NMOS晶体管的栅极、所述第二PMOS晶体管的源极分别与电源电压连接，所述第二PMOS晶体管的栅极与所述定时器的输出端连接，通过改变所述电阻分压器的等效阻值，使所述触发器调节触发电压。

4.如权利要求1所述的电源钳位静电放电电路，其特征在于：

所述触发器由MOSFET分压器与二极管组成；所述MOSFET分压器由第二NMOS晶体管、第二PMOS晶体管组成，所述第二PMOS晶体管的栅极与所述定时器的输出端连接，所述第二PMOS晶体管的源极与电源电压连接，所述第二PMOS晶体管的漏极分别与所述二极管的阳极、所述第二NMOS晶体管的栅极和漏极连接并相交于同一节点，所述第二NMOS晶体管的源极接地，所述二极管的阴极分别与所述锁存器的另一个输入端、所述第一电阻的一端连接，通过改变所述第二NMOS晶体管、所述第二PMOS晶体管的尺寸，使所述触发器调节触发电压。

5.如权利要求3或4所述的电源钳位静电放电电路，其特征在于：

所述触发器用于区分出静电放电事件和正常供电期间的电压尖峰；当在正常供电期间时，关闭所述电源钳位静电放电电路；当发生静电放电事件且触发电压超过阈值电压时，开启所述电源钳位静电放电电路。

6.如权利要求1所述的电源钳位静电放电电路，其特征在于：

所述锁存器由第三NMOS晶体管、第三PMOS晶体管以及第二反相器组成；所述第三PMOS晶体管的栅极与所述第一反相器的输出端连接，所述第三PMOS晶体管的漏极与所述第三NMOS晶体管的漏极连接，所述第三NMOS晶体管的栅极分别与所述触发器的二极管的阴极、所述第一电阻的一端连接，所述第二反相器的输入端与所述第三PMOS晶体管的源极连接，所述第二反相器的输出端分别与所述泄流电路、所述第一电阻的另一端连接，所述第三PMOS晶体管的源极与电源电压连接，所述第三NMOS晶体管的源极接地。

7.如权利要求6所述的电源钳位静电放电电路，其特征在于：

所述第二反相器由第四NMOS晶体管与第四PMOS晶体管二者互补形式组成；所述第四NMOS晶体管的栅极与所述第四PMOS晶体管M8的栅极连接在一起形成所述第二反相器的输入端，所述输入端与电源电压连接，所述第四PMOS晶体管的漏极与所述第四NMOS晶体管的漏极连接在一起形成所述第二反相器的输出端，所述第四NMOS晶体管的源极接地。

8.如权利要求1所述的电源钳位静电放电电路，其特征在于：

所述泄放电路采用达林顿管，所述达林顿管由至少两只NPN型晶体管组成，第一NPN型晶体管的发射极直接耦合到第二NPN型晶体管的基极，所述第一NPN型晶体管与所述第二NPN型晶体管的集电极分别连接电源电压，所述第二NPN型晶体管的发射极接地，所述第一NPN型晶体管的基极分别与第二反相器的输出端、所述第一电阻的另一端连接。