[发明专利]一种具有串并联结构的包络线跟踪电源、芯片及通信终端

权利要求书

1.一种具有串并联结构的包络线跟踪电源，其特征在于包括线性调制器和开关电源；

所述线性调制器的输入端与输入信号包络连接，输出端与所述开关电源的第一输入端连接；

所述开关电源的第二输入端与输入信号包络连接，所述开关电源的第一输出端与所述开关电源的第一输入端连接，所述开关电源的第二输出端为线性调制器提供偏置。

2.如权利要求1所述的包络线跟踪电源，其特征在于：

所述线性调制器采用线性放大器；所述线性放大器的正向输入端与所述输入信号包络连接，所述线性放大器的输出端通过一个环路反馈回到所述线性放大器的反向输入端，所述线性放大器的输出端分别与射频功率放大器以及所述开关电源的第一输入端连接，通过所述线性放大器对接收的所述输入信号包络进行放大，并输出与所述输入信号包络的幅值相应的电压。

3.如权利要求2所述的包络线跟踪电源，其特征在于：

所述线性放大器的输入级采用折叠式共源共栅电路；所述折叠式共源共栅电路由多个PMOS晶体管与NMOS晶体管叠连在一起组成，其中，第四PMOS晶体管的源极与电源电压连接，所述第四PMOS晶体管的栅极与第一偏置电压连接，所述第四PMOS晶体管的漏极分别与第五PMOS晶体管、第六PMOS晶体管的源极连接，所述第五PMOS晶体管与所述第六PMOS晶体管的栅极为输入端，用于接收所述输入信号包络，所述第五PMOS晶体管的漏极分别与第二NMOS晶体管的漏极、第四NMOS晶体管的源极连接，所述第六PMOS晶体管的漏极分别与第三NMOS晶体管的漏极、第五NMOS晶体管的源极连接，所述第二NMOS晶体管与所述第三NMOS晶体管的源极分别接地，所述第二NMOS晶体管与所述第三NMOS晶体管的栅极连接在一起后与第二偏置电压连接，所述第四NMOS晶体管与所述第五NMOS晶体管的栅极连接在一起后与第三偏置电压连接，所述第四NMOS晶体管的漏极分别与第七PMOS晶体管的漏极、第九PMOS晶体管的栅极、第十PMOS晶体管的栅极连接，所述第五NMOS晶体管的漏极与第八PMOS晶体管的漏极连接在一起组成所述线性放大器输入级的输出端，所述第七PMOS晶体管与所述第八PMOS晶体管的栅极连接在一起，所述第七PMOS晶体管的源极与所述第九PMOS晶体管的漏极连接，所述第八PMOS晶体管的源极与所述第十PMOS晶体管的漏极连接，所述第九PMOS晶体管与第十PMOS晶体管的源极分别与所述电源电压连接。

4.如权利要求3所述的包络线跟踪电源，其特征在于：

所述线性放大器的中间级采用由多个PMOS晶体管与NMOS晶体管组成的跨导级；其中，第十一PMOS晶体管与第十二PMOS晶体管的源极分别与所述电源电压连接，所述第十一PMOS晶体管的栅极与所述线性放大器的输出端连接，所述第十一PMOS晶体管的漏极与第十三PMOS晶体管的源极连接，所述第十二PMOS晶体管的栅极与所述第九PMOS晶体管的栅极连接，所述第十二PMOS晶体管的漏极与第十四PMOS晶体管的源极连接，所述第十三PMOS晶体管的栅极分别与所述第七PMOS晶体管的栅极、所述第八PMOS晶体管的栅极、所述第十四PMOS晶体管的栅极连接，所述第十三PMOS晶体管的漏极与第八NMOS晶体管的漏极，所述第十四PMOS晶体管的漏极与第六NMOS晶体管的漏极连接，所述第六NMOS晶体管的栅极与第四偏置电压连接，所述第六NMOS晶体管的源极与第七NMOS晶体管的漏极连接，所述第七NMOS晶体管与所述第八NMOS晶体管的源极接地。