[发明专利]包括在衬底中设有栅极电极区的晶体管的半导体结构及其形成方法

说明书

本发明涉及包括在衬底中设有栅极电极区的晶体管的半导体结构及其形成方法，该半导体结构包括主体半导体衬底、位在该衬底上方的电气绝缘层、位在该电气绝缘层上方的主动半导体材料层、以及晶体管。该晶体管包括主动区、栅极电极区、以及隔离接面区。该主动区设于主动半导体材料层中，并且包括源极区、沟道区与漏极区。该栅极电极区设于该主体半导体衬底中，并且具有第一掺杂类型。该隔离接面区形成于该主体半导体衬底中，并且具有与该第一掺杂类型相反的第二掺杂类型。该隔离接面区使该栅极电极区、与具有该第一掺杂类型的该栅极电极区除外的该主体半导体衬底的一部分分开。

技术领域

大体上，本发明关于集成电路及其形成方法，并且更尤指包括核心装置晶体管、及/或可比核心装置晶体管以更高电压操作的晶体管除外的场效应晶体管的集成电路。

背景技术

集成电路包括大量电路组件，其尤其包括场效应晶体管。场效应晶体管中提供栅极电极，该栅极电极可通过在栅极电极与沟道区之间提供电气绝缘的栅极绝缘层而与沟道区分开。与沟道区相邻处，可形成与该沟道区采不同掺杂的源极区和漏极区。

可根据上覆半导体绝缘体(SOI)技术来形成包括场效应晶体管的集成电路，其中晶体管的源极、沟道与漏极区是在通过电气绝缘层与支撑衬底分开的较薄半导体层中形成，该支撑衬底可以是一种半导体衬底，例如硅晶圆或晶粒，该电气绝缘层可以是二氧化硅层。SOI技术可具有与其相关联的一些优点，其包括相比于具有相同效能的主体半导体集成电路，SOI集成电路的功率消耗降低。此外，在称为完全耗尽上覆半导体绝缘体(FDSOI)技术的SOI技术的一些实施例中，可调整半导体层(其中形成晶体管的源极、沟道与漏极区)而使得操作晶体管时可使晶体管的沟道区出现完全耗尽。因此，可改善晶体管的沟道区的静电控制，可降低随机掺杂扰动的效应，还可降低晶体管的漏电流。

SOI技术可容许电气绝缘层下面支撑衬底中的经掺杂背栅极区使支撑衬底与晶体管的源极、沟道和漏极区的半导体材料分开。设于晶体管下面的背栅极区中的掺杂类型及掺质浓度可对晶体管的阈值电压造成影响，需要对晶体管的栅极电极施加阈值电压，才能使晶体管断开状态(其中晶体管仅具有小导电率)与导通状态(其中晶体管具有较高导电率)之间进行切换。另外，可通过对背栅极区施加偏压来影响晶体管的阈值电压。

场效应晶体管的阈值电压可有关于流经处于断开状态的晶体管的漏电流。一般而言，阈值电压降低与漏电流增加相关联，反之亦然。降低集成电路中场效应晶体管的阈值电压可有助于提升逻辑栅(其中提供晶体管)的操作速度，而降低漏电流可有助于降低功率消耗。

在举例如22nm及以下技术节点等先进技术节点中，完全耗尽上覆半导体绝缘体技术可与经掺杂背栅极区搭配使用。因此，可提供核心装置晶体管的不同变体，包括超低阈值电压(SLVT)核心装置晶体管、低阈值电压(LVT)核心装置晶体管、正常阈值电压(RVT)核心装置晶体管及高阈值电压(HVT)核心装置晶体管。可就P沟道晶体管及N沟道晶体管提供核心装置晶体管的这些变体的每一个。再者，可提供输入/输出晶体管的不同变体，其可包括超低阈值电压输入/输出晶体管及低阈值电压输入/输出晶体管。

就一些应用而言，可希望在集成电路中提供核心装置晶体管与输入/输出晶体管除外的场效应晶体管类型，其中运用完全耗尽上覆半导体绝缘体。此类其它类场效应晶体管可包括经调整而以约10V或更大的较高电压在其栅极电极与其源极/漏极电极之间操作的晶体管。就一些应用而言可能理想的其他场效应晶体管类型包括耗尽型晶体管，于其栅极电极施加大规模电位(mass potential)时，耗尽型晶体管处于其导通状态，与增强型晶体管截然不同，于其栅极电极施加大规模电位时，增强型晶体管处于其断开状态。耗尽型晶体管可在汽车应用中、及位于电荷泵的长度调节器中使用。电荷泵可设于完全耗尽上覆半导体绝缘体集成电路中，用以就逻辑电路部分产生背栅极电压。