[发明专利]用于操作DDR可兼容异步存储器模块的系统和方法

说明书

提供了一种用于操作DDR可兼容异步存储器模块的系统和方法。所述方法包括：在主机存储器控制器和存储器模块之间提供DDR接口；在主机存储器控制器和存储器模块之间提供消息接口。存储器模块包括非易失性存储器和DRAM，其中，DRAM被配置为非易失性存储器的DRAM高速缓存。存储器模块的非易失性存储器中存储的数据可由存储器模块的非易失性存储器控制器异步地访问，并且DRAM高速缓存中存储的数据可由主机存储器控制器直接并同步地访问。

本申请要求于2016年6月8日提交的62/347,569号美国临时专利申请、于2016年7月29日提交的62/368,806号美国临时专利申请、于2016年8月5日提交的62/371,588号美国临时专利申请以及于2016年10月4日提交的15/285,423号美国专利申请的权益和优先权，这些申请的公开通过全部引用合并于此。

技术领域

本公开总体涉及存储器系统，更具体地，涉及用于操作双数据速率(DDR)可兼容异步存储器模块的系统和方法。

背景技术

非易失性双列直插存储器模块(NVDIMM)可包括各种介质类型或包括非易失性存储器(例如，NAND闪存)和传统动态随机存取存储器(DRAM)的介质类型的混合。NVDIMM可插入DIMN插槽并可显现为主机存储器控制器的标准DDR4同步DRAM(SDRAM)存储器模块。NVDIMM接口是允许主机和存储器模块通过DDR4存储器通道进行异步通信的DDR4扩展存储器接口。NVDIMM可与另一标准DDR4DIMM共享DDR4存储器通道。

针对包括一个或更多个高容量非易失性存储器的存储器映射的NVDIMM优化NVDIMM接口。NVDIMM可以是具有用作可寻址存储器而不是用作存储装置的非易失性容量的存储器通道装置。当前的工作强调在现有的基于DDR4的存储器系统上提供NVDIMM的向后兼容性。

发明内容

根据一个实施例，一种方法包括：在主机存储器控制器和存储器模块之间提供DDR接口，其中，存储器模块包括非易失性存储器和DRAM，其中，DRAM被配置为非易失性存储器的DRAM高速缓存；在主机存储器控制器和存储器模块之间提供消息接口。存储器模块的非易失性存储器和DRAM两者都被连接到数据缓冲器和寄存时钟驱动器(RCD)，其中，RCD包括控制和地址(CA)缓冲器。数据缓冲器被配置为经由DDR接口的数据(DQ)总线和消息接口提供由主机存储器控制器请求的数据或存储器模块的状态。RCD被配置为基于经由DDR接口的CA总线接收的命令和地址来产生针对数据缓冲器的命令序列。存储在存储器模块的非易失性存储器中的数据可由存储器模块的非易失性存储器控制器异步访问。存储在DRAM高速缓存中的数据可由主机存储器控制器直接并同步地访问。

根据另一个实施例，一种存储器模块包括：非易失性存储器；非易失性存储器控制器，被配置为向非易失性存储器提供数据接口以及控制和地址(CA)接口；DRAM，被配置为非易失性存储器的DRAM高速缓存；数据缓冲器；寄存时钟驱动器(RCD)，包括控制和地址(CA)缓冲器；以及到主机存储器控制器的DDR接口和消息接口。非易失性存储器和DRAM两者都被连接到数据缓冲器和寄存时钟驱动器(RCD)。数据缓冲器被配置为经由DDR接口的数据(DQ)总线和消息接口提供由主机存储器控制器请求的数据或存储器模块的状态。RCD被配置为基于经由DDR接口的CA总线接收的命令和地址来产生针对数据缓冲器的命令序列。存储在存储器模块的非易失性存储器中的数据可由非易失性存储器控制器异步地访问。存储在DRAM高速缓存中的数据可由主机存储器控制器直接并同步地访问。