[发明专利]一种主控板、风扇框和网络设备

权利要求书

1.一种主控板，其特征在于，所述主控板包括：CPU和与所述CPU连接的主风扇控制器；所述主风扇控制器包括一组寄存器、主控制模块、主发送模块和主接收模块；

所述CPU，用于发起访问操作，将所述访问操作对应的命令数据写入目标寄存器；所述访问操作的对象为选定的位于风扇框上的目标访问寄存器，所述目标寄存器为所述一组寄存器中与所述访问操作的类型匹配的寄存器；

所述主控制模块，用于将所述目标寄存器中存储的所述命令数据发送给所述主发送模块；

所述主发送模块，用于根据所述命令数据构造请求数据帧；通过串行控制总线发送所述请求数据帧给所述风扇框；

所述主接收模块，用于通过串行控制总线接收所述风扇框发送的响应数据帧；解析所述响应数据帧，获得响应数据；发送所述响应数据给所述主控制模块；

所述主控制模块，还用于根据所述响应数据确定访问操作结果；通知所述CPU所述访问操作结束。

2.根据权利要求1所述的主控板，其特征在于，所述一组寄存器包括：读写指示寄存器、访问地址寄存器、写数据寄存器和通道选择寄存器；

若所述访问操作为写操作，所述目标寄存器包括：读写指示寄存器、访问地址寄存器、写数据寄存器和通道选择寄存器；

若所述访问操作为读操作，所述目标寄存器包括：读写指示寄存器、访问地址寄存器和通道选择寄存器；

所述CPU，还用于若所述访问操作为写操作，将写操作的标识写入所述读写指示寄存器，将所述目标访问寄存器的地址写入所述访问地址寄存器，将转速控制数据写入所述写数据寄存器，将所述风扇框的标识写入所述通道选择寄存器；

所述CPU，还用于若所述访问操作为读操作，将读操作的标识写入所述读写指示寄存器，将所述目标访问寄存器的地址写入所述访问地址寄存器，将所述风扇框的标识写入所述通道选择寄存器。

3.根据权利要求1或2所述的主控板，其特征在于，所述一组寄存器包括：访问使能寄存器；

所述CPU，还用于在查询到所述访问使能寄存器的启动位EN指示为空闲时，发起所述访问操作；还用于在将所述访问操作对应的命令数据写入目标寄存器后，将所述访问使能寄存器的EN置为启动访问操作；

所述主控制模块，还用于在查询到所述访问使能寄存器的EN指示为启动访问操作时，将所述目标寄存器中存储的所述命令数据发送给所述主发送模块；

所述主控制模块，还用于在根据所述响应数据确定访问操作结果后，将所述访问使能寄存器的EN置为空闲，并通知所述CPU所述访问操作结束。

4.根据权利要求1或2所述的主控板，其特征在于，所述主风扇控制器还包括：定时器；

所述主控制模块，还用于在确定所述主发送模块发送所述请求数据帧完毕后，使能所述主接收模块，并启动所述定时器；当所述定时器超时溢出时，去使能所述主接收模块；

所述主接收模块，还用于在接收到所述响应数据帧、且确定所述响应数据帧有效时解析所述有效的响应数据帧，获得有效的响应数据；

所述主控制模块，还用于对所述有效的响应数据进行校验。

5.根据权利要求4所述的主控板，其特征在于，所述一组寄存器包括：访问状态寄存器；

所述主控制模块，还用于当对所述有效的响应数据校验通过时，将所述访问状态寄存器的指示位indicator置为访问操作成功；

所述主控制模块，还用于在确定所述定时器超时溢出、或确定所述主接收模块接收到无效的响应数据帧、或对所述有效的响应数据校验未通过时，将所述访问状态寄存器的indicator置为访问操作失败，以及将所述访问状态寄存器的错误类型置为相应的值。

6.根据权利要求5所述的主控板，其特征在于，所述一组寄存器包括读数据寄存器；

所述主控制模块，还用于当对所述有效的响应数据校验通过、且所述访问操作为读操作时，将所述有效的响应数据中的读出数据写入所述读数据寄存器。

7.根据权利要求1所述的主控板，其特征在于，

所述主发送模块，还用于按照预设帧格式根据所述命令数据构造请求数据帧；所述预设帧格式为：帧开始的间隔符和帧结束的间隔符为010。