[发明专利]一种相干光通信免数据重组高速串并转换缓冲存储器

权利要求书

1.一种相干光通信免数据重组高速串并转换缓冲存储器，其特征在于，包括：连接M通道、L比特时间交织数据转换器、N深度数据直接采集发射子存储器、与每个所述采集发射子存储器连接的串并转换数据整理子存储器、所述采集发射子存储器与所述数据整理子存储器相间组成所述高速串并转换缓冲存储器，使高速数据转换器与数字信号处理器端数据的读出写入可以同时进行，采用不限于P层时间交织架构每层Q级流水的数字信号处理器加快数据吞吐处理。

2.根据权利要求1所述的一种相干光通信免数据重组高速串并转换缓冲存储器，其特征在于，连接M通道、L比特时间交织数据转换器、N深度数据直接采集发射子存储器具体为连接数模转换器时为发射功能，连接模数转换器时为采集功能，数据转换器采用时间交织架构，即M通道、L比特的数模模数转换器高速通道切换循环连续进行。

3.根据权利要求1所述的一种相干光通信免数据重组高速串并转换缓冲存储器，其特征在于，N深度数据直接采集发射子存储器中每通道每比特与N长度移位寄存器链连接，所述移位寄存器之间不添加其他数据通路的模块或门，采集满以及发射完N深度数据后自动切换到下一数据采集发射子存储器，同时M通道N深度寄存器堆切换连接方式使不同通道之间顺次连接拼接为M×N寄存器链，时钟切换为较慢时钟准备将数据送入或存入数据整理子存储器数据，L比特方向数据保持相互独立。

4.根据权利要求1所述的一种相干光通信免数据重组高速串并转换缓冲存储器，其特征在于，与每个所述采集发射子存储器连接的串并转换数据整理子存储器具体为：每个采集发射子存储器完成采集发射N深度寄存器链之后各通道寄存器链连接按照时间交织架构顺序依次送入M通道N深度的数据整理子存储器，在数据整理子存储器中切换连接结构使每个寄存器先按照通道顺序连接再每深度顺次连接切换过程可以采用多路选择器，使得寄存器在通道和深度方向都可能存在经过其他模块和门的通路，转换连接结构的数据整理子存储器有L比特输入或输出接口连接数字信号处理模块，完成时间交织架构数据转换器和数字信号处理模块串并转换、高速数据采集发射、以及数据整理操作。

5.根据权利要求1所述的一种相干光通信免数据重组高速串并转换缓冲存储器，其特征在于，K层采集发射子存储器与数据整理子存储器相间组成整体高速串并转换缓冲存储器使高速数据转换器与数字信号处理器端数据的读出写入可以同时进行，每个采集发射子存储器与数据整理子存储器构成整体高速串并转换缓冲存储器的一层，根据系统需要可以设定存在K层联合子存储器，联合子存储器在采集发射N深度完成时切换到下一联合子存储器，切换过程实现需要计数器计算N值、M×N值使得采集发射、数据处理之后自动切换到下一层。

6.根据权利要求1所述的一种相干光通信免数据重组高速串并转换缓冲存储器，其特征在于，每个联合子存储器按顺序添加地址标识，采集发射与数据处理控制逻辑分别采用不同地址指针循环计数器，每采集发射或数据处理完一个联合子存储器中数据，采集发射与数据处理指针分别加一，且计数到K层后归零。

7.根据权利要求6所述的一种相干光通信免数据重组高速串并转换缓冲存储器，其特征在于，地址指针与计数器编码采用格雷码的方式减少多比特地址同时切换可能出现的错误，采集发射、数据处理控制信号对不同时钟同步进行，采集发射、数据处理地址指针相等时系统输出数据覆盖信号，提示仍有数据未处理数据帧过长。

8.根据权利要求3所述的一种相干光通信免数据重组高速串并转换缓冲存储器，其特征在于，超高速相干光通信中数据转换器在短时间内需要采集发射大量数据，对数字信号处理模块进行Q级流水处理降低运算过程寄存器之间延迟，数字信号子处理器可以连续读取写入数据整理子存储器中数据，并将高速缓冲器采集发射的数据进行P层时间交织架构并行处理。