[发明专利]一种防时序侧通道攻击的内存刷新控制方法及装置在审
| 申请号： | 201710202202.8 | 申请日： | 2017-03-30 |
| 公开（公告）号： | CN107017016A | 公开（公告）日： | 2017-08-04 |
| 发明（设计）人： | 王颖;刘波;李华伟;刘超伟;高瑛珂;刘国培;李晓维 | 申请（专利权）人： | 中国科学院计算技术研究所 |
| 主分类号： | G11C11/406 | 分类号： | G11C11/406;G06F21/55 |
| 代理公司： | 北京律诚同业知识产权代理有限公司11006 | 代理人： | 祁建国,梁挥 |
| 地址： | 100080 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 时序 通道 攻击 内存 刷新 控制 方法 装置 | ||
1.一种防时序侧通道攻击的内存刷新控制方法，基于DRAM的时序信道，其特征在于，包括：
设置刷新干扰机制，其中设置干扰范围为M毫秒，所述刷新干扰机制将在时刻tn时的所述DRAM中初始刷新操作RFn随机地提前或推迟时间m0，以使所述初始刷新操作RFn的发送时刻为tn±m0,m0≤M。
2.如权利要求1所述的防时序侧通道攻击的内存刷新控制方法，其特征在于，通过伪随机数生成电路产生随机刷新地址与刷新操作命令。
3.如权利要求2所述的防时序侧通道攻击的内存刷新控制方法，其特征在于，所述伪随机数生成电路为随机刷新地址生成器。
4.如权利要求3所述的防时序侧通道攻击的内存刷新控制方法，其特征在于，所述随机刷新地址生成器在生成N比特的Bin地址之后，内存控制器对相应内存单元进行刷新操作，同时，所述随机刷新地址生成器通过计数器等待tRFC并阻止生成新的刷新地址，当tRFC时间结束之后，所述随机刷新地址生成器生成随机的刷新命令发送间隔H，当所述发送间隔H结束之后，所述随机刷新地址生成器重新启动并生成新的刷新地址。
5.一种防时序侧通道攻击的内存刷新控制装置，基于DRAM的时序信道，其特征在于，包括：
随机刷新控制电路，用于设置刷新干扰机制，其中设置干扰范围为M毫秒，所述刷新干扰机制将在时刻tn时的所述DRAM中初始刷新操作RFn随机地提前或推迟时间m0，以使所述初始刷新操作RFn的发送时刻为tn±m0,m0≤M。
6.如权利要求5所述的防时序侧通道攻击的内存刷新控制装置，其特征在于，通过伪随机数生成电路产生随机刷新地址与刷新操作命令。
7.如权利要求6所述的防时序侧通道攻击的内存刷新控制装置，其特征在于，所述伪随机数生成电路为随机刷新地址生成器。
8.如权利要求7所述的防时序侧通道攻击的内存刷新控制装置，其特征在于，所述随机刷新地址生成器在生成N比特的Bin地址之后，内存控制器对相应内存单元进行刷新操作，同时，所述随机刷新地址生成器通过计数器等待tRFC并阻止生成新的刷新地址，当tRFC时间结束之后，所述随机刷新地址生成器生成随机的刷新命令发送间隔H，当所述发送间隔H结束之后，所述随机刷新地址生成器重新启动并生成新的刷新地址。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所，未经中国科学院计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710202202.8/1.html，转载请声明来源钻瓜专利网。
