[发明专利]存储器装置

说明书

一种存储器装置包括：存储单元，用以存储数据位，所述存储单元包括至少一个读取晶体管，所述至少一个读取晶体管用以当所述数据位被读取时形成放电路径或泄露路径；导电线，耦合至所述读取晶体管；以及至少一个第一跟踪晶体管，耦合至所述导电线，且用以提供具有第一电流电平的第一电流信号，所述第一电流电平跟踪第二电流信号的第二电流电平，其中所述第二电流信号是在形成所述放电路径及所述泄露路径中的一者时提供，且其中所述第一电流信号及所述第二电流信号用于确定所述数据位的逻辑状态。

技术领域

本专利文件中阐述的技术大体上涉及存储器技术，且更具体来说涉及一种可确定数据位的逻辑状态的存储器装置及操作存储器的方法。

背景技术

静态随机存取存储器(static random access memory，SRAM)装置非常适合于提供工作数据存储体(例如，处理器的高速缓冲存储器(cache memory))。最近的系统芯片(system on a chip，SoC)设计常常包括一个、两个或更多个“核心处理器(coreprocessor)”，举例来说，“核心处理器”为例如数字信号处理器(digital signalprocessor)的RISC微处理器或ARM微处理器等预设计处理器。这些核心处理器常常配置有布局在所述处理器附近或相邻之处的静态随机存取存储器单元的一阶(L1)高速缓冲存储器，以使得能够进行快速处理器操作。在许多其中使用双核心手段的装置(例如(举例来说，无线电收发器集成电路))中，无线电收发器的核心中的至少一者可被实作成微处理器核心。可在这类集成电路中使用若干个静态随机存取存储器阵列，每一阵列均包括多个位单元(bit cell)。

发明内容

本发明实施例公开一种存储器装置。所述存储器装置包括：存储单元，用以存储数据位，所述存储单元包括至少一个读取晶体管，所述至少一个读取晶体管用以当所述数据位被读取时形成放电路径或泄露路径；导电线，耦合至所述读取晶体管；以及至少一个第一跟踪晶体管，耦合至所述导电线，且用以提供具有第一电流电平的第一电流信号，所述第一电流电平跟踪第二电流信号的第二电流电平，其中所述第二电流信号是在形成所述放电路径及所述泄露路径中的一者时提供，且其中所述第一电流信号及所述第二电流信号用于确定所述数据位的逻辑状态。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开内容的各个方面。应注意，各种特征未必按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1说明根据某些实施例的包括与参考电路耦合的存储器阵列的存储器装置的示例性方块图。

图2A及图2B分别说明根据某些实施例的图1所示存储器阵列的位单元及参考电路的子参考电路的示例性电路图。

图3分别说明根据某些实施例的当存取图1所示存储器装置100时放电电流(I_on)的、泄漏电流(I_off)的、及参考电流(I_ref)的示例性电流电平。

图4说明根据各种实施例的用于操作图1所示存储器装置的方法的流程图。

附图标号说明

100：存储器装置；

102：存储器阵列；

102-1：位单元/单端存储位单元；

102-2、102-3、102-4：位单元；

102-7、102-9：位线(BL)/读取位线(RBL)；

104：参考电路；

104A、104B：子参考电路；

106：输入/输出电路；

106A、106B：感测放大器；