[发明专利]基于漏场板的电流孔径异质结晶体管及其制作方法有效
申请号: | 201710198826.7 | 申请日: | 2017-03-29 |
公开(公告)号: | CN107170797B | 公开(公告)日: | 2020-04-14 |
发明(设计)人: | 毛维;边照科;丛冠宇;郝跃;王冲;张进成;曹艳荣 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/40;H01L21/335;H01L29/778 |
代理公司: | 陕西电子工业专利中心 61205 | 代理人: | 王品华 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 漏场板 电流 孔径 结晶体 及其 制作方法 | ||
1.一种基于漏场板的电流孔径异质结晶体管,包括:衬底(1)、漂移层(2)、孔径层(3)、左右两个对称的电流阻挡层(4)、沟道层(6)、势垒层(7)和钝化层(14),势垒层(7)上的两侧淀积有两个源极(11),两个源极下方通过离子注入形成两个注入区(10),源极之间的势垒层上外延有帽层(8),帽层(8)两侧刻有两个台阶(9),帽层上面淀积有栅极(12),衬底(1)下面淀积有肖特基漏极(13),钝化层(14)完全包裹在除肖特基漏极(13)底部以外的所有区域,两个对称的电流阻挡层(4)之间形成孔径(5),其特征在于:
所述钝化层(14),采用阶梯结构,即在钝化层(14)背面的两边刻有整数个阶梯,所有阶梯上淀积有金属,形成对称的两个整体阶梯场板(15),该阶梯场板与肖特基漏极(13)电气连接,形成阶梯漏场板,阶梯场板的下边界所在高度低于或等于衬底(1)的下边界所在高度;
所述阶梯场板(15)的下方和钝化层(14)的下方填充有绝缘介质材料,以形成保护阶梯场板(15)的保护层(16)。
2.根据权利要求1所述的晶体管,其特征在于阶梯场板(15)的阶梯数,是根据钝化层阶梯数m确定,m根据器件实际使用要求确定,其值为大于等于1的整数。
3.根据权利要求1所述的晶体管,其特征在于钝化层两边的各级阶梯高度Li相同,且第1阶梯下表面距离衬底(1)下边界的垂直距离W等于Li,各级阶梯的宽度Si不同,且自下而上依次增大,i为整数且m≥i≥1。
4.根据权利要求1所述的晶体管,其特征在于漂移层(2)的左、右两侧距离同侧阶梯场板(15)最近处的水平间距t满足关系:Si>t,其中,Si为钝化层中各级阶梯宽度。
5.一种制作基于漏场板的电流孔径异质结晶体管的方法,包括如下过程:
A.在采用n-型GaN材料的衬底(1)上外延n-型GaN半导体材料,形成漂移层(2);
B.在漂移层(2)上外延n型GaN半导体材料,形成厚度c为0.5~2μm、掺杂浓度为1×1015~1×1018cm-3的孔径层(3);
C.在孔径层(3)上制作掩模,利用该掩模在孔径层内的两侧位置注入剂量为1×1015~1×1016cm-2的p型杂质,制作厚度b与孔径层厚度相同,宽度a为0.5~4μm的电流阻挡层(4),两个对称的电流阻挡层(4)之间形成孔径(5);
D.在两个电流阻挡层(4)和孔径(5)上部外延GaN半导体材料,形成厚度为0.04~0.2μm的沟道层(6);
E.在沟道层(6)上部外延GaN基宽禁带半导体材料,形成厚度为5~50nm的势垒层(7);
F.在势垒层(7)的上部外延p+型GaN半导体材料,形成厚度为0.02~0.25μm的帽层(8);
G.在帽层(8)上制作掩模,利用该掩模在帽层(8)左、右两侧进行刻蚀,且刻蚀区深度等于帽层的厚度,形成台阶(9);
H.在未被帽层(8)覆盖的势垒层(7)上部以及帽层上部制作掩模,利用该掩模在势垒层内两侧注入剂量为1×1015~1×1016cm-2的n型杂质,以制作注入区(10),其中,两个注入区的深度均大于势垒层(7)厚度,且小于沟道层(6)与势垒层(7)两者的总厚度;
I.在两个注入区(10)上部、两边未被帽层(8)覆盖的势垒层(7)上部以及帽层(8)上部制作掩模,利用该掩模在两个注入区上部淀积金属,以制作源极(11);
J.在源极(11)上部、两边未被帽层(8)覆盖的势垒层(7)上部、帽层(8)上部制作掩模,利用该掩模在帽层(8)上部淀积金属,以制作栅极(12);
K.在整个衬底(1)的背面上淀积金属,以制作肖特基漏极(13);
L.在除了肖特基漏极(13)底部以外的其他所有区域淀积绝缘介质材料,形成包裹的钝化层(14);
M.在肖特基漏极(13)的背面和钝化层(14)的背面制作一次掩模,利用该掩模在钝化层(14)背面的左右两边内进行刻蚀,形成第1个平台;
N.制作第1阶梯至第m阶梯,过程如下:
N1)在肖特基漏极(13)的背面和钝化层(14)的背面制作一次掩模,利用本次掩模在第1个平台内进行刻蚀,形成第1阶梯,并得到第2个平台;
N2)在肖特基漏极(13)的背面和钝化层(14)的背面制作一次掩模,利用本次掩模在第2个平台内进行刻蚀,形成第2阶梯,并得到第3个平台;
以此类推,直至形成第m阶梯和第m+1个平台,m根据器件实际使用要求确定,其值为大于等于1的整数;
O.在肖特基漏极(13)的背面以及带有m个阶梯的钝化层(14)的背面制作掩模,利用该掩模在左右两边的第1阶梯至第m阶梯上淀积连续的金属,形成左右对称的两个阶梯场板(15),并将该两侧的阶梯场板(15)与肖特基漏极(13)电气连接;
P.在肖特基漏极(13)的背面、阶梯场板的下部区域和钝化层(14)的背面制作掩模,利用该掩模,在两个阶梯场板(15)下部区域和钝化层(14)的背面淀积绝缘介质材料,以制作保护层(16),完成整个器件的制作。
6.根据权利要求5所述的方法,其特征在于步骤N中形成的各级阶梯宽度,自下而上依次增大,且均大于t,t为漂移层(2)与阶梯场板(15)最近处的水平间距。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710198826.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类