[发明专利]阶梯电流阻挡层垂直型功率器件

权利要求书

1.一种阶梯电流阻挡层垂直型功率器件，包括:衬底(1)、漂移层(2)、孔径层(3)、两个对称的电流阻挡层(4)、沟道层(6)和势垒层(7)，沟道层(6)和势垒层(7)的两侧刻蚀有源槽(10)，两侧源槽(10)中淀积有两个源极(11)，源极(11)之间的势垒层上外延有p型帽层(8)，p型帽层(8)两侧刻有两个台阶(9)，p型帽层(8)上面淀积有栅极(12)，衬底(1)下面淀积有漏极(13)，两个对称的电流阻挡层(4)之间形成孔径(5)，其特征在于：

所述两个对称的电流阻挡层(4)，是由自孔径层(3)两侧向内的第一阻挡层(41)、第二阻挡层(42)、第三阻挡层(43)至第m阻挡层(4m)共同构成的两个对称的m级阶梯结构，其中第一阻挡层(41)位于孔径层(3)内的最外两侧。

2.根据权利要求1所述的器件，其特征在于电流阻挡层(4)的阶梯结构级数m是根据器件实际使用要求确定，其值为大于等于2的整数。

3.根据权利要求1所述的器件，其特征在于源槽(10)的深度等于沟道层(6)与势垒层(7)的总厚度。

4.根据权利要求1所述的器件，其特征在于源极(11)的厚度大于源槽(10)的深度。

5.根据权利要求1所述的器件，其特征在于第一至第m阻挡层的厚度为T_i，宽度为S_i，且自孔径层(3)两侧向内，T_i依次减小，S₁≤S₂≤...≤S_i≤…≤S_m，i为整数且m≥i≥1，T₁为1～10μm，宽度S₁为0.5～1μm。

6.一种制作阶梯电流阻挡层垂直型功率器件的方法，包括如下过程：

A.在衬底(1)上外延n^-型GaN半导体材料，形成漂移层(2)；

B.在漂移层(2)上外延n型GaN半导体材料，形成厚度为1～10μm、掺杂浓度为1×10¹⁵～1×10¹⁸cm^-3的孔径层(3)；

C.在孔径层(3)上第一次制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×10¹⁵～1×10¹⁶cm^-2的p型杂质，制作厚度T₁为1～10μm，宽度S₁为0.5～1μm的两个第一阻挡层(41)；

D.在孔径层(3)上依次进行m-1次掩模，并依次利用掩模，在前一次形成的两个阻挡层之间的孔径层(3)内两侧注入剂量为1×10¹⁵～1×10¹⁶cm^-2的p型杂质，依次形成第二阻挡层(42)至第m阻挡层(4m)，第一阻挡层(41)至第m阻挡层(4m)构成的m级阶梯结构电流阻挡层(4)，两个对称的电流阻挡层(4)之间形成孔径(5)，m根据器件实际使用要求确定，其值为大于等于2的整数；

E.在两个电流阻挡层(4)和孔径(5)上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层(6)；

F.在沟道层(6)上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层(7)；

G.在势垒层(7)的上部外延p型GaN半导体材料，形成厚度为0.02～0.25μm的p型帽层(8)；

H.在p型帽层(8)上制作掩模，利用该掩模在p型帽层左右两侧进行刻蚀，且刻蚀区深度等于p型帽层的厚度，形成台阶(9)；

I.在未被p型帽层(8)覆盖的势垒层(7)上部以及p型帽层上部制作掩模，利用该掩模在势垒层(7)左、右两侧进行刻蚀，且刻蚀至两个电流阻挡层(4)的上表面为止，形成左、右两个源槽(10)；

J.在两个源槽(10)上部、未被p型帽层(8)覆盖的势垒层(7)上部以及p型帽层(8)上部制作掩模，利用该掩模在两个源槽(10)中淀积金属，且所淀积金属的厚度大于源槽(10)的深度，以制作源极(11)；

K.在源极(11)上部、未被p型帽层(8)覆盖的势垒层(7)上部以及p型帽层(8)上部制作掩模，利用该掩模在p型帽层(8)上部淀积金属，以制作栅极(12)；

L.在衬底(1)的背面上淀积金属，以制作漏极(13)。