[发明专利]半导体存储器件及其制作方法

说明书

技术领域

本发明属于集成电路制造技术领域，特别是涉及一种可以不增加重新布线层而实现四方数组与六方数组接触的半导体存储器件及其制作方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器10和晶体管11；晶体管11的栅极与字线13相连、漏极与位线12相连、源极与电容器10相连；字线13上的电压信号能够控制晶体管11的打开或关闭，进而通过位线12读取存储在电容器10中的数据信息，或者通过位线12将数据信息写入到电容器10中进行存储，如图1所示。

现有的一种存储器数组的布局如图2所示，其字线及位线呈四方形交错排布，具体包括：半导体衬底，所述半导体衬底上具有：呈带状形成于所述半导体衬底中的多个有源区101，间隔排列与所述有源区101交错的多条沟槽状的晶体管字线102，且每个有源区101对应设置两条晶体管字线102；呈直线与所述多条晶体管字线102垂直交错的多条鳍状的位线103，且每条位线103经过所述两条晶体管字线102之间的有源区101，以及隔离各有源区的沟槽隔离结构104。所述位线103与有源区的交错区域为位线接触点105。

集成电路制造工艺领域中，随着电子器件尺寸缩小，最小线宽特征已缩小至20纳米以下。然而，20纳米以下电容数组设计以六方最密堆积为最佳几何选择，与现有的字线位线交错数组的四方形数组不同，现有的四方字线位线数组上制作六方堆积电容数组的有效方法为先在四方字线位线数组上制作适用于六方堆积电容的重新布线层(Re-Distribution Layer,RDL)，然后于该重新布线层上制作出六方堆积的电容数组。这种制作方法会大大增加存储器的工艺复杂性及成本。

基于以上原因，提供一种可以不增加重新布线层而实现四方数组与六方数组接触的半导体存储器件及其制作方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体存储器件及其制作方法，用于解决现有技术中四方字线位线数组与六方堆积电容数组的对接困难问题。

为实现上述目的及其他相关目的，本发明提供一种半导体存储器件的制作方法，包括步骤：步骤1)，提供一半导体衬底，所述半导体衬底上形成有有源区、字线以及鳍状的位线，相邻的至少两个所述字线与其中至少一所述位线交错排列，所述位线上具有第一绝缘层以及第二绝缘层，所述第二绝缘层包覆所述位线及所述第一绝缘层，所述位线之间填充有隔离材料；步骤2)，于沿字线方向且经过所述有源区的条形区域内定义出接触窗区域以及局部重叠所述位线的所述第一绝缘层及所述第二绝缘层上的缺口区域，去除所述接触窗区域内的隔离材料以形成接触窗，并去除所述缺口区域内的部分所述第一绝缘层及所述第二绝缘层以形成第一缺口与第二缺口，其中，所述第一缺口与所述第二缺口分别位于相邻的两个条形区域内的所指其中至少一所述位线上，所述第一缺口与所述第二缺口具有沿字线方向且互为相反的缺口朝向；步骤3)，于所述第一缺口及其连通的所述接触窗内与所述第二缺口及其连通的所述接触窗内填充导电材料并平坦化至露出所述第一绝缘层；步骤4)，刻蚀所述导电材料使其低于所述第二绝缘层的顶面；步骤5)，于所述导电材料、所述隔离材料、所述第一绝缘层及所述第二绝缘层之上沉积绝缘材料，位于所述导电材料侧边且连接所述第一绝缘层及所述第二绝缘层的所述绝缘材料的厚度大于位于所述导电材料中部的所述绝缘材料的厚度；以及步骤6)，刻蚀所述绝缘材料，直到位于所述导电材料中部的绝缘材料被去除以形成电容器的接触垫窗口，而位于所述导电材料侧边的绝缘材料被部分保留以形成接触垫侧壁绝缘层，所述接触垫窗口呈六方阵列排布，并且所述接触垫窗口的开口尺寸位置是受到所述接触垫侧壁绝缘层的限制。

优选地，步骤2)包括：步骤2-1)，于所述半导体衬底上形成掩膜及光刻材料层，通过一次光刻工艺同时于所述光刻材料层中制作出接触窗窗口及缺口窗口，并将包含所述接触窗窗口及所述缺口窗口的图形转移至所述掩膜；以及步骤2-2)，刻蚀所述隔离材料至所述半导体衬底表面形成所述接触窗，同时刻蚀去除部分的所述第二绝缘层以及部分的所述第一绝缘层以形成所述第一缺口与所述第二缺口，其中，所述刻蚀对所述隔离材料的刻蚀速率大于对所述第一绝缘层的刻蚀速率且大于所述第二绝缘层的刻蚀速率。