[发明专利]一种可重构定浮点通用加法器

说明书

技术领域

本发明公开了一种定浮点通用加法器，属于数字信号处理领域。

背景技术

近些年来，随着电子技术的快速发展，处理器的复杂度和集成度越来越高，加法器无论在微处理器还是在可编程逻辑器件上，都是一个很基础很关键的存在。

在数字信号处理的不同领域，对加法器的要求也不尽相同，以运算所用的数据类型分类，加法器可分为定点加法器和浮点加法器。定点加法器所需的运算资源较少，但精度较低；浮点加法器所需的运算资源多，但精度高，它们各自有其应用的优势和劣势。但现有的加法器一般只支持单一的定点加法或浮点加法运算。

随着可重构技术越来越火，该方法试图通过可重构的方法，在不断优化定点加法器性能的基础上，降低浮点加法器的资源利用。在追求更快的速度，更小的面积的同时，也不忘增强其通用性，以满足各种情况下对于加法器的需求。

发明内容

为了解决上述问题，本发明基于可重构的思想，提供了一种可重构定浮点通用加法器，具体有以下技术方案实现：

所述可重构定浮点通用加法器，包括：

48位定点加法器，进行定点加法运算，并可重构成单精度浮点加法器；

选择器，根据顶层配置信息选择相应的定点或浮点加法运算通路，并进行输出控制；

定浮点运算转换器，将48位定点加法器转化为32位单精度浮点加法器。

所述可重构定浮点通用加法器的进一步设计在于，所述48位定点加法器进一步包括：

数据初步处理模块，对48位初始运算数据进行与门以及异或门处理；

16位的并行前缀加法器，基于树型结构的并行前缀加法器将数据分块进行加法运算；

求和模块，根据初步处理模块得到的每一位的异或信息以及每个并行前缀加法器得到的进位信息，计算出每一位的结果以及最终的进位情况；

级联模块，用于定点加法器的移植及级联处理，可以连接成位数更高的定点加法器。

所述可重构定浮点通用加法器的进一步设计在于，16位的并行前缀加法器为3个。

所述可重构定浮点通用加法器的进一步设计在于，所述定浮点运算转换器由多个运算及控制功能模块组成，所述运算及控制功能模块包括：

符号位判断模块，根据两单精度浮点数的符号位判断加法结果的符号位；

移位判决器，根据两单精度浮点数的指数位判断移位的位数；

对阶移位器，采用桶形移位算法实现对阶左移；

48位定点加法器，用于对尾数进行加法处理；

前导0/1判定单元，通过高速进位逻辑通路实现前导0/1的快速判定，从而确定规格化时移位的位数。

所述可重构定浮点通用加法器的进一步设计在于，48位定点加法器依据并行前缀加法器的树型结构，该48位定点加法器分解为三个16位的并行前缀加法器并行运算，每个16位的并行前缀加法器又划分为两个8位的加法器，每个8位的加法器划分为两个4位的加法器。

所述可重构定浮点通用加法器的进一步设计在于，所述4位加法器依据的是超前进位加法器，对于两个4位的操作数，记两个操作数每个对应位相与的结果为G_i，相异或的结果为P_i，i表示比特位的序号为｛1，2，3，4｝，求得C₁=G₁+G₀P₁，C₂=G₂+G₁P₂+G₀P₁P₂，G₃=G₃+G₂P₃+G₁P₃P₂+G₀P₃P₂P₁，C₁, C₂, C₃分别表示第一位，第二位，第三位的进位情况，“0”对应无进位，“1”对应有进位。