[发明专利]一种可重构定浮点通用乘法器

说明书

本发明提供了一种定浮点通用乘法器，既可以实现24位的定点乘法运算，也可以实现32位的单精度浮点乘法运算。所述乘法器将定点乘法器与主体结构相分离，由24位定点乘法器重构为单精度浮点乘法器。24位定点乘法器由4个12位乘法器组成，其中每个12位乘法器采用BOOTH算法，通过乘累加的紧缩结构完成运算，有效地提高了乘法运算效率和减少了运算资源开销。所述乘法器除了24位定点乘法器外不额外占用太多资源，在保证运算精度和数据吞吐率的情况下，有效地提高了乘法器的通用性。

技术领域

本发明属于数字信号处理技术领域，尤其涉及一种可重构定浮点通用乘法器。

背景技术

在高性能微处理器和DSP芯片设计中，乘法器都是一个关键部件。因此，优化乘法器对提高整个处理器性能起到至关重要的作用。

不同的数字信号处理领域对乘法运算有着不同的需求，以运算所用的数据类型分类，乘法器可分为定点乘法器和浮点乘法器。定点乘法器所需的运算资源较少，但精度较低；浮点乘法器所需的运算资源多，但精度高。它们各自有其应用的优势和劣势。但现有的乘法器一般只支持单一的定点乘法运算或浮点乘法运算。

此外，随着集成电路设计的发展，可重构架构的研究逐渐热门，因此如何在高性能和通用性之间寻找一个平衡点是目前集成电路亟待解决的一个问题。

发明内容

为了解决上述问题，本发明基于可重构的思想，提供了一种可重构定浮点通用乘法器，具体由以下技术方案实现：

所述可重构定浮点通用乘法器，包括：

24位定点乘法器，用于定点乘法运算，或重构成单精度浮点乘法器；

选通电路，根据配置信号选择相应的浮点或定点乘法运算通路；

截位/指数位进位模块，根据两单精度浮点尾数定点相乘所得48位结果进行截位以及指数位进位判断，以确定乘积的尾数位以及指数位进位；

选择器，根据配置信号选择相应的23位浮点尾数结果还是48位定点数结果；

符号位判断模块，根据两单精度浮点的符号位判断乘积的符号位；

8位加法器，完成两单精度浮点指数位相加，并根据指数位进位确定乘积的指数位。

所述可重构定浮点通用乘法器的进一步设计在于，所述24位定点乘法器按设定的规则进行运算，包括：

12位定点乘法器，并行计算乘数与被乘数高低12位交叉定点相乘；

48位定点加法器，对中间结果进行定点加法处理；

48位寄存器，对定点乘法及加法结果的存储。

所述可重构定浮点通用乘法器的进一步设计在于，所述24位定点乘法器中12位定点乘法器为4个，48位定点加法器为3个，48位寄存器为7个。

所述可重构定浮点通用乘法器的进一步设计在于，所述24位定点乘法器将24位数分拆成一个12位数和另一个12位数移位相加的形式，如式（1）：

（a₂₄ a₂₃ a₂₂…… a₃ a₂ a₁）₂=（a₂₄ a₂₃ a₂₂…… a₁₃）₂ ×2¹²+（a₁₂ ……a₃ a₂ a₁）₂ （1）_）

所述可重构定浮点通用乘法器的进一步设计在于，所述12位定点乘法器包括：