[发明专利]半导体封装

说明书

技术领域

本发明实施例涉及一种半导体封装及其制造方法，且特别是涉及一种具有特定结构的贯穿绝缘层孔(through insulator via，TIV)的半导体封装及其制造方法。

背景技术

集成电路(“integrated circuit，IC”)被纳入许多电子装置中。集成电路封装能够将多个集成电路垂直地堆叠于“三维(three-dimensional，3D)”封装中，以节省印刷电路板(“printed circuit board，PCB”)上的水平面积。替代性封装技术(被称作2.5维封装(2.5D packaging))可使用转接板(interposer)将一个或多个半导体管芯耦合至印刷电路板。所述转接板可由例如硅等半导体材料形成。可在转接板上安装多个集成电路或其他半导体管芯(其可为异构技术(heterogeneous technology))。

一个或多个半导体管芯上的许多装置可能会造成电噪声(electrical noise)及/或通过发射电磁发射(EM emission)而产生电磁(“electromagnetic，EM”)干扰。射频装置(RF device)及电感器是会产生电噪声及电磁干扰的装置的实例。带有噪声的源(例如，射频装置)会在导电结构(例如，金属引线(metal lead))中载送的信号中产生电噪声。导电引线中的电噪声可能会影响封装中的各种其他信号及装置。带有噪声的电信号会在半导体封装中造成严重问题。

发明内容

根据本发明的一些实施例，一种半导体封装包括第一半导体元件、绝缘层及第二半导体元件。第一半导体元件包括至少一个导电层及至少一个通孔层。绝缘层位于第一半导体元件上方且包括从绝缘层的第一侧延伸至绝缘层的第二侧的至少一个贯穿绝缘层孔(through insulator via，TIV)。至少一个贯穿绝缘层孔具有导电芯体，且导电芯体包含含铜材料。第二半导体元件位于绝缘层上方且包括至少一个导电层及至少一个通孔层。至少一个贯穿绝缘层孔将第一半导体元件的至少一个通孔层耦合至第二半导体元件的至少一个通孔层。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开内容的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1示出根据一些实施例的包括转接板的2.5维半导体封装的侧视图。

图2示出根据一些实施例的三维(3D)半导体封装的侧视图。

图3示出根据一些实施例的包括具有接地屏蔽传输路径的转接板的2.5维半导体封装。

图4示出根据一些实施例的形成包括一个或多个贯穿绝缘层孔-铜连接(TIV-Cu connection)的半导体封装的方法的流程图。

图5示出根据一些实施例的具有在载体衬底上形成的第一缓冲层及光热转换(light-to-heat conversion，LTHC)层的部分半导体封装。

图6示出根据一些实施例的上面沉积有第一金属层的图5所示部分半导体封装。

图7示出根据一些实施例的上面沉积有贯穿绝缘层通孔光刻胶图案化层(TIV hole photoresist patterning layer)的图6所示部分半导体封装。

图8示出根据一些实施例的上面沉积有钛/铜(Ti/Cu)种子层(seed layer)的图7所示部分半导体封装。

图9示出根据一些实施例的具有在一个或多个贯穿绝缘层通孔(TIV hole)中沉积的铜(Cu)层的图8所示部分半导体封装。

图10示出根据一些实施例的在化学机械平面化工艺(chemical-mechanical planarization process)之后的图9所示部分半导体封装。

图11示出根据一些实施例的在光刻胶移除工艺(photoresist removal process)之后的图10所示部分半导体封装。

图12示出根据一些实施例的上面沉积有绝缘层的图11所示部分半导体封装。

图13示出根据一些实施例的上面沉积有接地屏蔽层(ground shielding layer)的图12所示部分半导体封装。

图14示出根据一些实施例的上面沉积有同轴光刻胶图案化层(coaxial photoresist patterning layer)的图13所示部分半导体封装。