[发明专利]制造半导体器件的方法

说明书

技术领域

示例实施方式涉及制造半导体器件的方法。更具体地，示例实施方式涉及制造包括布线结构的半导体器件的方法。

背景技术

半导体器件的布线可以通过镶嵌工艺形成在绝缘夹层中，并且绝缘夹层可以包括低k电介质材料从而减小布线之间的寄生电容。包括低k电介质材料的绝缘夹层可能在用于形成沟槽和/或通路孔的蚀刻工艺期间被损坏，使得绝缘夹层的介电常数会增加。因此，填充沟槽和/或通路孔的布线之间的寄生电容会增加。

发明内容

示例实施方式提供一种制造具有改善的特性的半导体器件的方法。

根据示例实施方式，提供一种制造半导体器件的方法。在该方法中，第一绝缘夹层和牺牲层可以顺序地形成在基板上。牺牲层可以被部分地去除以形成暴露第一绝缘夹层的上表面的第一开口。包括硅氧化物的绝缘衬层可以共形地形成在第一绝缘夹层的暴露的上表面以及第一开口的侧壁上。绝缘衬垫的在第一绝缘夹层的上表面上的至少一部分以及在其下的第一绝缘夹层的一部分可以被去除以形成连接到第一开口的第二开口。自形成阻挡(SFB)图案可以形成在第二开口的侧壁和绝缘衬垫上。布线结构可以形成为填充第一开口和第二开口。在去除牺牲层之后，可以形成第二绝缘夹层。

根据示例实施方式，提供一种制造半导体器件的方法。在该方法中，第一电介质层和牺牲层可以顺序地形成在基板上。第一电介质层可以包括硅氧化物，牺牲层可以包括非晶碳。牺牲层可以被部分地去除以形成暴露第一电介质层的上表面的沟槽。包括硅的绝缘衬垫可以共形地形成在沟槽的侧壁上。第一电介质层可以被部分地去除以在沟槽下面形成通路孔。包括金属硅氧化物的自形成阻挡(SFB)图案可以形成在通路孔的侧壁和绝缘衬垫上。布线结构可以形成在SFB图案上以填充通路孔和沟槽。牺牲层可以用第二电介质层替换。

根据示例实施方式，一种方法包括：在基板上顺序地形成第一电介质层和牺牲层，该牺牲层不包括硅氧化物；部分地去除牺牲层以形成暴露第一电介质层的沟槽；在沟槽的侧壁上共形地形成硅氧化物层；去除硅氧化物层的至少一部分以形成连接到沟槽的通路孔；在通路孔的侧壁和硅氧化物层上形成金属层；使金属层与暴露的第一电介质层和硅氧化物层反应以形成金属硅氧化物图案；以及在金属硅氧化物图案上形成布线结构。

根据示例实施方式，半导体器件可以包括SFB图案，该SFB图案可以形成在布线的侧壁上，具有等于或小于约几纳米的相对薄的厚度。因而，包括SFB图案的导电结构可以具有相对低的电阻。包含该布线的绝缘夹层可以具有相对低的介电常数，并且可以不具有蚀刻损坏。因而，布线之间的寄生电容可以减少。

附图说明

从以下结合附图的详细描述，示例实施方式将被更清楚地理解。图1至图56描绘了如在这里描述的非限制的示例实施方式。

图1是示出根据示例实施方式的半导体器件的剖视图；

图2至13是示出根据示例实施方式的制造半导体器件的方法的多个阶段的剖视图；

图14是示出根据示例实施方式的半导体器件的剖视图；

图15是示出根据示例实施方式的制造半导体器件的方法的多个阶段的剖视图；

图16是示出根据示例实施方式的半导体器件的剖视图；

图17是示出根据示例实施方式的半导体器件的剖视图；

图18是示出根据示例实施方式的制造半导体器件的方法的多个阶段的剖视图；

图19是示出根据示例实施方式的半导体器件的剖视图；

图20至23是示出根据示例实施方式的制造半导体器件的方法的多个阶段的剖视图；以及

图24至56是示出根据示例实施方式的制造半导体器件的方法的多个阶段的俯视图和剖视图。

具体实施方式

图1是示出根据示例实施方式的半导体器件的剖视图。

参考图1，半导体器件可以包括第一布线232和第二布线234、通路210、第一和第二自形成阻挡(SFB)图案202和204、以及第一绝缘衬垫152和第二绝缘衬垫154。半导体器件还可以包括第一导电衬垫222和第二导电衬垫224、第一盖图案242和第二盖图案244以及第一绝缘夹层110和第二绝缘夹层250。

基板100可以包括半导体材料，例如硅、锗、硅锗等，或III-V半导体化合物，例如GaP、GaAs、GaSb等。在一些实施方式中，基板100可以是绝缘体上硅(SOI)基板或绝缘体上锗(GOI)基板。

各种类型的元件(未示出)，例如栅结构、源/漏层、接触插塞、布线等，可以进一步形成在基板100上。