[发明专利]半导体存储器装置

权利要求书

1.一种半导体存储器装置，包括：

第一存储器单元，具有第一晶体管，所述第一晶体管耦合至第一字线、第一源极线和第一位线；

第二存储器单元，具有第二晶体管，所述第二晶体管耦合至第二字线、第二源极线和所述第一位线；

第一伪晶体管，具有与所述第一晶体管相同的结构并且耦合至第一伪字线、伪源极线和伪位线；以及

电压控制电路，当要对所述第一字线施加用于将数据写入所述第一存储器单元的预定电压时，所述电压控制电路将所述伪位线耦合至所述第二源极线并且对所述第一伪字线施加所述预定电压。

2.根据权利要求1所述的半导体存储器装置，还包括：

第三存储器单元，具有第三晶体管，所述第三晶体管耦合至所述第二字线、所述第二源极线和第二位线，

其中，当要将数据写入所述第一存储器单元时，所述电压控制电路对所述第二位线施加用于防止对所述第三存储器单元的错误写入的预定电压。

3.根据权利要求2所述的半导体存储器装置，还包括：

第一伪存储器单元，具有与所述第一存储器单元相同的结构并且包括所述第一伪晶体管。

4.根据权利要求3所述的半导体存储器装置，

其中所述电压控制电路包括：

第一选择电路，选择第一供应电压电路和第一电流源电路中的任一个并且将所选择的电路耦合至所述第一位线；

第二选择电路，选择第二供应电压电路和所述第一电流源电路中的任一个并且将所选择的电路耦合至所述第二位线，所述第二供应电压电路生成与所述第一供应电压电路相同电平的电压；以及

第三选择电路，选择第三供应电压电路和第二电流源电路中的任一个并且将所选择的电路耦合至所述伪位线，所述第三供应电压电路生成与所述第一供应电压电路相同电平的电压，所述第二电流源电路生成与所述第一电流源电路相同量的电流，以及

其中，当要将数据写入所述第一存储器单元时，所述电压控制电路使得所述第一选择电路选择所述第一电流源电路、使得所述第二选择电路选择所述第二供应电压电路以及使得所述第三选择电路选择所述第二电流源电路。

5.根据权利要求3所述的半导体存储器装置，还包括：

第四存储器单元，具有第三晶体管，所述第三晶体管耦合至第三字线、所述第一源极线和所述第一位线；以及

第二伪存储器单元，具有与所述第三存储器单元相同的结构并且包括第二伪晶体管，所述第二伪晶体管耦合至第二伪字线、所述伪源极线和所述伪位线，

其中，在存储器单元阵列中，所述第一存储器单元和所述第一伪存储器单元设置在奇数行中，以及所述第四存储器单元和所述第二伪存储器单元设置在偶数行中，以及

其中，当要对所述第三字线施加用于将数据写入所述第四存储器单元的预定电压时，所述电压控制电路将所述伪位线耦合至所述第二源极线并且对所述第二伪字线施加所述预定电压。

6.根据权利要求2所述的半导体存储器装置，

其中所述第一存储器单元还包括第一控制栅极线、所述第一源极线和第一存储器晶体管，所述第一存储器晶体管通过所述第一晶体管耦合至所述第一位线，

其中所述第一晶体管是第一选择晶体管，所述第一选择晶体管通过所述第一存储器晶体管耦合至所述第一源极线，以及

其中所述第一伪晶体管不是包括在存储器单元中的晶体管，以及施加至所述第一伪字线以将数据写入所述第一存储器单元的电压低于施加至所述第一控制栅极线的电压。