[发明专利]半导体器件及其制造方法

说明书

一种半导体器件包括包含在第一方向上延伸且从衬底层突出的鳍结构的Fin FET器件。鳍结构包括在衬底层上形成的块状应力源层和在块状应力源层上方设置的沟道层。在衬底层上形成远离沟道层延伸的氧化物层。源极‑漏极(SD)应力源结构设置在所述氧化物层上方、所述沟道层的侧壁上。包括栅电极层和栅极介电层的栅极堆叠件覆盖沟道层的部分以及在垂直于所述第一方向的第二方向上延伸。本发明涉及半导体集成电路，且更具体地涉及具有全环式接触件结构的半导体器件及其制造工艺。

技术领域

本发明涉及半导体集成电路，且更具体地涉及具有全环式接触件结构的半导体器件及其制造工艺。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。在FinFET中，栅电极邻近沟道区域的两个侧面，栅极介电层插在栅电极和沟道区域之间。在FinFET的沟道的顶面上，在栅电极和介电层之间形成钝化层。在三栅极FinFET(T-Fin FET)中，不形成额外的钝化层且栅极结构在三个表面上围绕(包裹)鳍且晶体管基本上具有控制穿过鳍或沟道区的电流的三个栅极。超过14nm技术节点，外延源极或漏极结构给鳍间距的缩放带来严重问题。当器件面积缩放时，源极和/或漏极薄层电阻以及接触件电阻率能起到关键作用。需要能够通过面积缩小有效解决电阻降低的解决方案。

发明内容

根据本发明的一个实施例，提供了一种用于制造半导体器件的方法，包括：形成鳍结构，所述鳍结构包括第一半导体层、中间半导体层和第二半导体层；形成隔离绝缘层，从而使得所述鳍结构的所述第二半导体层从所述隔离绝缘层突出以形成暴露的鳍部分；在所述暴露的鳍部分的第一部分上方形成栅极结构；去除所述暴露的鳍部分的第二部分，所述第二部分包括所述暴露的鳍部分的未被所述栅极结构覆盖的部分以及嵌入部分，所述嵌入部分包括所述中间半导体层的部分和所述第一半导体层，其中，所述嵌入部分包括嵌入在所述隔离绝缘层中在第一方向上延伸的第一嵌入部分和位于所述栅极结构下方在第二方向上延伸的第二嵌入部分，其中，所述第二方向垂直于所述第一方向；在去除所述暴露的鳍部分的所述第一部分之后暴露的第一表面和第二表面上方形成氧化物层，所述第一表面和所述第二表面在所述第一方向和所述第二方向上延伸；横向去除所述氧化物层的在所述第二方向上延伸的部分；以及在所述氧化物层的所述横向去除的部分中形成外延层。

根据本发明的另一实施例，还提供了一种用于制造半导体器件的方法，包括：形成包括第一半导体层的鳍结构，所述鳍结构包括第一半导体层、块状应力源层和第二半导体层，所述第一半导体层包括衬底；形成隔离氧化物层以覆盖所述鳍结构的部分，而暴露出所述鳍结构的所述第二半导体层；在暴露的所述第二半导体层的中间部分上方形成栅极结构；去除暴露的所述第二半导体层的未被所述栅极结构覆盖的剩余部分；去除所述块状应力源的位于暴露的所述第二半导体层的去除的所述剩余部分下方的部分以及去除位于所述栅极结构下方的横向部分；形成自对准氧化物层以覆盖在去除所述块状应力源层的所述部分和去除位于所述栅极结构下方的所述横向部分之后暴露的第一表面和第二表面，所述第一表面和所述第二表面在第一方向上和第二方向上延伸，其中，所述第二方向垂直于所述第一方向；横向去除覆盖在去除位于所述栅极结构下方的所述横向部分之后暴露的垂直表面的所述自对准氧化物层；以及形成源极-漏极应力源层以替代横向去除的所述自对准氧化物层。

根据本发明的又一实施例，还提供了一种半导体器件，包括：FinFET器件，所述FinFET器件包括：鳍结构，在第一方向上延伸并且从衬底层突出，所述鳍结构包括在所述衬底层上形成的块状应力源层、在所述块状应力源层上方设置的沟道层；氧化物层，形成在所述衬底层上且远离所述沟道层延伸；源极-漏极(SD)应力源结构，设置在所述氧化物层上方、所述沟道层的侧壁上；以及栅极堆叠件，包括栅电极层和栅极介电层，覆盖所述沟道层的部分以及在垂直于所述第一方向的第二方向上延伸。

附图说明