[发明专利]具有增强型电阻率区的半导体装置及其制造方法

说明书

一种半导体装置的实施例包括：包括上表面的基底衬底；安置在所述基底衬底的所述上表面上方的成核层；安置在所述成核层上方的第一半导体层；安置在所述第一半导体层上方的第二半导体层；在所述第二半导体层内并且接近于所述第二半导体层的上表面的通道；以及具有接近于所述第一半导体层的上表面的上边界的增强型电阻率区。所述增强型电阻率区具有上边界，所述上边界位于所述通道下方一段距离处。制造所述半导体装置的方法的实施例包括：穿过所述第一半导体层植入一种或多种离子物质以形成所述增强型电阻率区。

技术领域

本文所描述的标的物的实施例大体上涉及III-N型半导体装置，并且更具体地说涉及GaN晶体管装置。

背景技术

通过在基底衬底上方沉积成核层并且随后在成核层上方沉积缓冲层来制造典型的氮化镓(GaN)装置(例如，GaN晶体管)，其中所述成核层用于引发缓冲层的外延生长。在沉积所述成核层和缓冲层之后，在所述缓冲层上方形成额外的GaN材料、其它半导体层以及其它结构(例如，栅极、漏极和源极触点)以完成所述装置。

被称作“漏极滞后”的记忆效应在GaN半导体装置中是一个重要的问题。漏极滞后是发源于固有材料特征的陷阱现象，诸如来源于位错的晶格失配。更具体地说，漏极滞后至少部分地由通道与基底衬底之间的外延材料中的陷阱造成，其中所述外延材料包括成核层和缓冲层。理想地，成核层和缓冲层在电学上将是无源的。然而，实际上，这些层可造成大量并且不适宜的泄漏电流和输出电导，因此降低GaN装置的性能。

发明内容

根据本发明的一个方面，提供一种半导体装置，包括：包括上表面的基底衬底；安置在所述基底衬底的所述上表面上方的成核层；安置在所述成核层上方的第一半导体层；安置在所述第一半导体层上方的第二半导体层；在所述第二半导体层内并且接近于所述第二半导体层的上表面的通道；以及植入一种或多种离子物质的植入区，其中所述植入区包括增强型电阻率区，并且所述植入区具有上边界，所述上边界位于所述通道和所述第二半导体层的所述上表面下方一段距离处。

可选地，植入区延伸穿过所述第一半导体层。

可选地，植入区还延伸穿过所述成核层。

可选地，植入区还延伸到所述基底衬底的部分中。

可选地，增强型电阻率区存在于缓冲层内。

可选地，增强型电阻率区还延伸到所述成核区中。

可选地，成核层包括异质外延层，所述异质外延层由选自氮化铝、氮化镓、氮化铝镓、氮化铟镓以及氮化铟铝的材料形成。

可选地，第一和第二半导体层包括非有意掺杂的氮化镓。

可选地，一种或多种离子物质选自硼、砷、氦、铍、镁、氩、铝以及磷。

可选地，一种或多种离子物质选自氮、氧、碳以及铁。

可选地，离子物质在所述增强型电阻率区内具有在5×10¹⁵cm^-3与1×10¹⁸cm^-3之间的浓度。

可选地，半导体装置另外包括：在所述第二半导体层上方形成并且电耦合到所述通道的源极触点和漏极触点；以及安置在所述源极触点与所述漏极触点之间的所述第二半导体层上方并且电耦合到所述通道的栅极电极。

根据本发明的第二方面，提供一种半导体装置，包括：包括上表面的基底衬底；安置在所述基底衬底上方的成核层；安置在所述成核层上方的第一氮化镓层；具有上边界的增强型电阻率区，所述上边界接近于所述第一氮化镓层的上表面；安置在所述第一氮化镓层和所述增强型电阻率区上方的第二氮化镓层；以及在覆盖所述增强型电阻率区的所述第二氮化镓层的部分内并且接近于所述第二氮化镓层的上表面的通道。