[发明专利]用于建立FPGA网表的方法

说明书

本发明涉及一种用于建立FPGA网表的方法，其中，网表从FPGA源代码和至少一个影子寄存器中产生，其中，FPGA源代码定义至少一个功能和至少一个信号，其中，将影子寄存器配设给所述至少一个信号并且将影子寄存器设立和设置用于在运行时存储所配设的信号的值，其中，设置并设立用于在运行时读取所存储的信号值的器件，其中，在FPGA源代码中所定义的功能不通过影子寄存器改变，其中，将网表设置用于加载到FPGA上并且由FPGA执行，其中，所述由FPGA源代码所描述的功能由FPGA执行，其中，设置和设立所述影子寄存器与在FPGA源代码中所描述的功能的在功能上的解耦，其中，在执行所述在FPGA源代码中所描述的功能期间，影子寄存器通过解耦来保留在解耦的时间点上所存储的信号值。

技术领域

本发明涉及一种用于为FPGA建立网表的方法。

背景技术

复杂、动态的模型的实时仿真由于受限制的时间上的边界条件自身对现代的计算节点提出高的要求。在自动化的硬件在环仿真(HiL)中，这样的模型特别是在快速控制环必须闭合的场合使用。这在气缸内压力传感器的仿真时大致是这种情况，气缸内压力传感器在消耗或废气减少中起着越来越大的作用。但即使在具有高的动态性的受控系统中、例如在电动机中短周期时间和低时延也是绝对必要的。这几点利用基于CPU的仿真实际上几乎不再能实现。

现场可编程门阵列(FPGA)可以在实时仿真中通过其承担模型的动态部分的计算来支持计算节点。由于对信号的并行处理的高灵活性和可能性通过使用FPGA也能容易地满足硬实时要求。FPGA可以作为用于计算节点的CPUs的硬件加速器而使用。相应地，例如将环境模型的非常动态的部分转移到FPGA中，从而保证控制器的足够精确且快速的反应时间。FPGA网表通常基于以硬件描述语言的FPGA模型在建立过程中产生。

受控系统的模型由于对精确度不断增加的要求变得越来越复杂并且因此也变得难以管理。在自动化的HIL环境中这样的模型通常利用Math Works公司的Matlab/Simulink工具箱来建立。Simulink以框图的形式给这样的模型提供基于模块的视图。各模型部分可以在框图中组合为子系统并且各模型部分可以利用信号互相连接起来。在此，在这些模块之间的数据流通过信号线来表示。

基于FPGA的仿真可以在借助dSPACE公司的Xilinx系统生成器(XSG)和FPGA编程模块库(PGA-Programming Blocksets)的情况下类似于基于CPU的仿真，在框图中利用Simulink来建模。

然而，相比于CPU仿真，该模型不被翻译为一种迭代式编程语言，而是被翻译为一种FPGA网表，FPGA网表描述一种用户特定的数字电路。FPGA网表可以被翻译为一种FPGA配置数据流。

从专利文献EP2765528A1中已知一种用于在运行时从FPGA中读取变量的方法。

在一些读取技术中直接从工作寄存器中读取数据。这点在FPGA运行时进行读取时是不利的，因为通常不能在特殊时间点上读取寄存器。因为工作寄存器在运行时持续地以当前值覆盖，所以通常不能检测到在特定时间点上所存在的值。

发明内容

本发明的任务是进一步扩展现有技术。

本发明涉及一种用于建立FPGA网表的方法，其中，网表从FPGA源代码和至少一个影子寄存器中产生，其中，FPGA源代码定义至少一个功能和至少一个信号，其中，将影子寄存器配设给所述至少一个信号并且将影子寄存器设立和设置用于在运行时存储所配设的信号的值，其中，设置并设立用于在运行时读取所存储的信号值的器件，其中，在FPGA源代码中所定义的功能不通过影子寄存器改变，其中，将网表设置用于加载到FPGA上并且由FPGA执行，其中，所述由FPGA源代码所描述的功能由FPGA执行，其中，设置和设立所述影子寄存器与在FPGA源代码中所描述的功能的功能上的解耦，其中，在执行所述在FPGA源代码中所描述的功能期间，影子寄存器通过解耦来保留在解耦的时间点上所存储的信号值。