[发明专利]一种基于心动阵列的有限域乘法装置

权利要求书

1.一种基于心动阵列的有限域乘法装置，其特征在于，包括：

输入端口，用于输入有限域的第一运算数和第二运算数、所述有限域的子域上选定的第一既约多项式、所述有限域上选定的第二既约多项式以及时钟信号；

子域乘法器，用于调用乘法心动阵列执行所述第一运算数和所述第二运算数在所述子域上的乘法；

子域加法器，用于调用加法心动阵列执行所述第一运算数和所述第二运算数在所述子域上的加法；

控制器，与所述输入端口、所述子域乘法器和所述子域加法器分别相连接，用于解析所述时钟信号、调用所述子域乘法器和所述子域加法器、并执行所述有限域上的所述第一运算数和所述第二运算数的乘法；以及

输出端口，连接所述控制器，用于输出所述有限域上的所述第一运算数和所述第二运算数的乘法的运算结果；

其中，所述有限域为GF((2ⁿ))²，所述子域为GF(2ⁿ)；所述有限域上的所述第一运算数和所述第二运算数的乘法为(a(x)×b(x))mod(q(x))，所述子域上的乘法为(e(x)×f(x))mod(p(x))，所述子域上的加法为(e(x)+f(x))mod(p(x))，其中，a(x)和b(x)分别表示所述第一运算数和所述第二运算数，e(x)和f(x)分别表示所述子域GF(2ⁿ)的两个运算数，p(x)表示所述第一既约多项式，q(x)表示所述第二既约多项式，mod为求模运算；

所述第一运算数及所述第二运算数在所述有限域上分别具有表示形式：a(x)＝a₁x+a₀，b(x)＝b₁x+b₀，所述第一既约多项式具有表示形式：p(x)＝xⁿ+p_n-1x^n-1+p_n-2x^n-2+...+p₁x+1，所述第二既约多项式具有表示形式：q(x)＝q₂x²+q₁x+e，其中，a₀,a₁,b₀,b₁,q₁,q₂均为所述子域上的元素，p_n-1,p_n-2,...,p₁均为所述有限域上的元素，e为所述子域上的常数。

2.根据权利要求1所述的基于心动阵列的有限域乘法装置，其特征在于，所述输入端口包括：用于分别输入所述第一运算数和所述第二运算数的第一运算数输入端口及第二运算数输入端口，用于输入所述第一既约多项式的第一既约多项式输入端口，用于输入所述第二既约多项式的第二既约多项式输入端口，以及用于输入所述时钟信号的时钟输入端口。

3.如权利要求1所述的基于心动阵列的有限域乘法装置，其特征在于，所述有限域上的所述第一运算数和所述第二运算数的乘法的运算结果c(x)具有表示形式：c(x)＝c₁x+c₀，其中c₁,c₀是所述子域上的元素。

4.根据权利要求1所述的基于心动阵列的有限域乘法装置，其特征在于，所述时钟信号为单比特数值。