[发明专利]成像装置有效
申请号: | 201710167205.2 | 申请日: | 2012-10-10 |
公开(公告)号: | CN107104668B | 公开(公告)日: | 2021-11-16 |
发明(设计)人: | 长井利明;小关贤;植野洋介;铃木敦史 | 申请(专利权)人: | 索尼公司 |
主分类号: | H03M1/08 | 分类号: | H03M1/08;H04N5/378;H01L27/146;H03M1/12;H03M1/56 |
代理公司: | 北京信慧永光知识产权代理有限责任公司 11290 | 代理人: | 陈桂香;曹正建 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 成像 装置 | ||
1.一种成像装置,包括:
第一芯片,包括:
像素阵列部分,包括至少耦合到浮空扩散的多个像素,所述多个像素中的每一个被配置为接收入射光和输出模拟信号,并且包括光电转换元件和传输晶体管;
耦合到所述多个像素的多条信号线;
第一多个通路,沿所述像素阵列部分的第一侧放置,其中,所述第一多个通路中的通路耦合到所述多条信号线中的对应于所述像素阵列部分的相应列的信号线;以及
第二多个通路,沿所述像素阵列部分的第二侧放置,所述第二侧垂直于所述第一侧,其中,所述第二多个通路中的通路耦合到所述多条信号线中的对应于所述像素阵列部分的相应行的信号线,以及
第二芯片,包括:
列读取电路,包括多个比较器和多个计数器;
行选择电路,
其中,所述第一多个通路分别耦合到所述多个比较器,
其中,所述行选择电路耦合到所述第二多个通路中的至少一个,以及
所述第一芯片和所述第二芯片结合在一起。
2.根据权利要求1所述的成像装置,其中所述多个像素耦合到所述浮空扩散、复位晶体管、放大晶体管和选择晶体管。
3.根据权利要求1所述的成像装置,其中所述第一多个通路和所述第二多个通路中的至少一个包括金属。
4.根据权利要求1所述的成像装置,其中所述第一多个通路和所述第二多个通路布置在所述像素阵列外的区域中。
5.根据权利要求1所述的成像装置,进一步包括多个垫,布置在所述第一多个通路和所述第二多个通路的外部中。
6.一种成像装置,包括:
第一芯片,包括:
第一组像素,包括以2行2列矩阵布置的4个像素,并且至少耦合到第一浮空扩散,所述4个像素中的每一个包括光电转换元件和传输晶体管;
第二组像素,包括以2行2列矩阵布置的4个像素,并且至少耦合到第二浮空扩散,所述4个像素中的每一个包括光电转换元件和传输晶体管;
耦合到放大晶体管的多条信号线中的一条信号线;以及
第二芯片,包括:
列读取电路,包括多个比较器和多个计数器;
行选择电路,
其中,所述第一浮空扩散耦合到所述第二浮空扩散,
所述第一组像素和所述第二组像素至少耦合到放大晶体管,
所述第一芯片和所述第二芯片结合在一起;
多个通路耦合到所述第一芯片和所述第二芯片;以及
其中所述多个比较器分别耦合到所述多个通路中的第一多个通路,所述第一多个通路沿所述第一芯片的第一侧放置。
7.根据权利要求6所述的成像装置,其中所述放大晶体管和所述第一多个通路中的至少一个在平面视图中放置在所述第一组像素和所述第二组像素之间。
8.根据权利要求6所述的成像装置,其中所述第一组像素和所述第二组像素耦合到复位晶体管和选择晶体管。
9.根据权利要求6所述的成像装置,其中所述多个通路中的至少一个包括金属。
10.根据权利要求6所述的成像装置,其中所述多个通路包括所述第一多个通路和第二多个通路。
11.根据权利要求10所述的成像装置,其中第二多个通路沿所述第一芯片的第二侧放置。
12.根据权利要求11所述的成像装置,其中所述第二侧垂直于所述第一侧。
13.根据权利要求6所述的成像装置,其中所述多个通路放置在所述第一芯片的像素阵列部分的外部中。
14.根据权利要求10所述的成像装置,进一步包括:多个垫,放置在所述第一多个通路和所述第二多个通路的外部中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710167205.2/1.html,转载请声明来源钻瓜专利网。