[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底上具有栅极结构，所述栅极结构包括栅极层和位于栅极层侧壁上的栅极侧墙，所述栅极结构两侧基底内具有源漏掺杂区，所述基底和源漏掺杂区上具有介质层，所述介质层覆盖所述栅极结构的侧壁，且所述介质层暴露出栅极侧墙顶部；

去除所述栅极侧墙，在介质层和栅极层之间形成侧墙开口；

对所述侧墙开口底部的基底进行口袋区离子注入形成口袋区；

所述源漏掺杂区的形成步骤包括：采用刻蚀工艺在所述栅极结构两侧的基底内形成开口；采用选择性外延沉积工艺在所述开口内形成外延层；在所述外延层内掺杂P型离子或N型离子，形成所述源漏掺杂区；

所述选择性外延沉积工艺的工艺参数包括：退火温度为700摄氏度～800摄氏度，退火时间为1小时～2小时。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构还包括：栅介质层；所述栅极层位于所述栅介质层上；栅极侧墙还位于栅介质层的侧壁上。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述栅介质层的材料包括：氧化硅；所述栅极层的材料包括：硅。

4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述栅介质层的材料包括：高K介质材料，所述高K介质材料的K值范围为：K值大于3.9；所述栅极层的材料包括：金属，所述金属包括：钨。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述栅极结构、源漏掺杂区以及介质层的形成步骤包括：在所述基底上形成伪栅结构，所述伪栅结构包括伪栅极层以及位于所述伪栅极层侧壁上的栅极侧墙；在所述伪栅结构两侧的基底内形成源漏掺杂区；在所述基底和源漏掺杂区上形成介质层，所述介质层覆盖所述伪栅结构的侧壁，且所述介质层暴露出栅极侧墙顶部；形成所述介质层之后，去除伪栅极层形成伪栅开口；在所述伪栅开口内形成栅极层。

6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述伪栅极层的材料包括：硅。

7.如权利要求5所述的半导体结构的形成方法，其特征在于，在形成所述介质层之后，形成伪栅开口之前，去除所述栅极侧墙形成侧墙开口；或者，在形成栅极结构之后，去除所述栅极侧墙形成侧墙开口。

8.如权利要求5所述的半导体结构的形成方法，其特征在于，所述伪栅结构还包括：伪栅介质层；所述伪栅极层位于所述伪栅介质层上；所述栅极侧墙还位于伪栅介质层的侧壁上；形成伪栅开口的步骤，还包括：去除伪栅极层之后，去除伪栅介质层。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述伪栅介质层的材料包括：氧化硅。

10.如权利要求8所述的半导体结构的形成方法，其特征在于，在形成栅极结构之后，去除栅极侧墙形成所述侧墙开口。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述栅极侧墙的工艺包括：各向异性刻蚀工艺。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述各向异性刻蚀工艺的工艺参数包括：刻蚀气体包括CF₄、CH₃F和O₂，其中，CF₄的流量为5标准毫升/分～100标准毫升/分，CH₃F的流量为8标准毫升/分～50标准毫升/分，O₂的流量为10标准毫升/分～100标准毫升/分，射频功率为50瓦～300瓦，偏置电压为30伏～100伏，腔室压强为10毫托～2000毫托。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括：衬底以及位于所述衬底上的鳍部；所述栅极结构横跨所述鳍部。

14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述源漏掺杂区中具有掺杂离子；所述口袋区离子注入的工艺参数包括：注入离子的导电类型与源漏掺杂区中掺杂离子的导电类型相反，注入能量为2千电子伏～30千电子伏，注入离子的浓度为1.0e¹³原子数/平方厘米～1.0e¹⁵原子数/平方厘米，注入方向垂直于所述鳍部的延伸方向，且所述注入方向与衬底法线的夹角为10度～30度。