[发明专利]堆叠型半导体封装件有效
申请号: | 201710160149.X | 申请日: | 2017-03-17 |
公开(公告)号: | CN107293520B | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | 史洪宾;李俊镐 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L23/00 | 分类号: | H01L23/00;H01L23/498 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 刘灿强;田野 |
地址: | 韩国京畿*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 堆叠 半导体 封装 | ||
1.一种半导体封装件,所述半导体封装件包括:
下封装件,包括下封装件基底、设置在下封装件基底上的下半导体芯片和设置在下封装件基底上的下成型层;
上封装件,设置在下封装件上,其中,上封装件包括上封装件基底和设置在上封装件基底上的上半导体芯片;
多个连接端子,设置在下封装件基底和上封装件基底之间,其中,多个连接端子包括多个最外连接端子和多个内连接端子,其中,多个内连接端子设置在下半导体芯片和多个最外连接端子之间;
第一底填充层,设置在下封装件基底和上封装件基底之间,
其中,多个最外连接端子中的至少一个设置在下成型层的外侧并且与下成型层的外侧表面接触。
2.根据权利要求1所述的半导体封装件,其中,第一底填充层与下封装件基底的顶表面的一部分和上封装件基底的底表面的一部分接触。
3.根据权利要求1所述的半导体封装件,其中,第一底填充层设置在被设置于下成型层外侧的多个最外连接端子之间,以将多个最外连接端子连接到下成型层。
4.根据权利要求1所述的半导体封装件,其中,下成型层暴露下封装件基底的一个区域的顶表面,其中,所述区域与下封装件基底的边缘相邻,
多个最外连接端子中的每个设置在下成型层的外侧。
5.根据权利要求1所述的半导体封装件,其中,当在平面图中观察时,下封装件基底具有矩形形状,
下成型层在下半导体芯片周围以矩形形状暴露下封装件基底的顶表面。
6.根据权利要求1所述的半导体封装件,其中,当在平面图中观察时,下成型层暴露下封装件基底的与下封装件基底的角落边缘相邻的角落区域,
设置在角落区域上的多个内连接端子和多个最外连接端子设置在下成型层的外侧。
7.根据权利要求1所述的半导体封装件,其中,下成型层包括:
中心下成型层,与下半导体芯片的侧表面接触;
第一至第四下成型层,第一至第四下成型层的外侧表面与中心下成型层间隔开并分别与下封装件基底的边缘对准,
其中,第一至第四下成型层暴露下封装件基底的角落区域。
8.根据权利要求1所述的半导体封装件,所述半导体封装件还包括:
多个外端子,设置在下封装件基底的底表面上;
基板,连接到多个外端子;以及
第二底填充层,设置在下封装件基底的底表面和基板的顶表面之间以包围多个外端子。
9.一种半导体封装件,所述半导体封装件包括:
下封装件,包括下封装件基底、设置在下封装件基底上的下半导体芯片和设置在下封装件基底上的下成型层;
上封装件,设置在下封装件上,其中,上封装件包括上封装件基底和设置在上封装件基底上的上半导体芯片;
底填充层,设置在下成型层与上封装件基底之间;以及
多个连接端子,设置在下封装件和上封装件之间,其中,多个连接端子将下封装件连接到上封装件,并且其中,多个连接端子包括内连接端子和最外连接端子,内连接端子与下半导体芯片相邻,最外连接端子位于内连接端子与下封装件基底的边缘之间;
其中,下成型层包括第一下成型层和第二下成型层,第一下成型层与下半导体芯片的侧表面接触,第二下成型层连接到第一下成型层并且至少部分地包围多个连接端子中的每个连接端子的下侧表面,
其中,第一下成型层具有位于比第二下成型层的顶表面的水平面高的顶表面,并且
其中,最外连接端子设置在第二下成型层的外侧。
10.根据权利要求9所述的半导体封装件,其中,第二下成型层的边缘位于下封装件基底的边缘之内。
11.根据权利要求9所述的半导体封装件,其中,底填充层包围多个连接端子的被第二下成型层暴露的上侧表面,并与第二下成型层的顶表面和上封装件基底的底表面接触。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710160149.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:具有伪装功能的半导体装置
- 下一篇:一种智能功率模块及其制造方法