[发明专利]一种像素电路及其驱动方法、显示装置

权利要求书

1.一种像素电路，其特征在于，包括：初始化模块、数据写入与补偿模块、驱动模块、发光单元、以及漏电流消除模块；

所述初始化模块，分别连接所述驱动模块、第一信号端、第一电压端、以及初始电压端，用于在所述第一信号端的控制下，将所述初始电压端和所述第一电压端的信号输入至所述驱动模块，对所述驱动模块进行初始化；

所述数据写入与补偿模块，分别连接所述驱动模块、扫描信号端、以及数据电压端，用于在所述扫描信号端的控制下，将数据电压端的信号写入至所述驱动模块，并对所述驱动模块进行阈值电压的补偿；

所述驱动模块，还连接所述发光单元以及第二电压端，用于在开启状态下将所述第二电压端的信号输出至所述发光单元，以驱动所述发光单元进行发光；

所述发光单元，还连接所述第一电压端、使能信号端、第三电压端，用于在所述使能信号端的控制下，将所述第一电压端的信号输入至所述驱动模块，控制所述驱动模块开启，并在所述使能信号端和所述第三电压端的控制下进行发光；

所述漏电流消除模块，分别连接所述初始化模块、所述驱动模块、以及所述使能信号端，用于在所述使能信号端的控制下，使所述初始化模块在关闭状态下无信号向所述初始电压端输出；

其中，所漏电流消除模块包括第一晶体管；所述第一晶体管的栅极连接所述使能信号端，第一极连接所述驱动模块，第二极连接所述初始化模块。

2.根据权利要求1所述的像素电路，其特征在于，所述驱动模块包括存储电容和驱动晶体管；

所述存储电容的第一端连接所述初始化模块、所述数据写入与补偿模块、以及所述发光单元，第二端连接所述驱动晶体管的栅极；

所述驱动晶体管的第一极连接所述第二电压端，第二极连接所述发光单元、以及所述数据写入与补偿模块。

3.根据权利要求2所述的像素电路，其特征在于，所述初始化模块包括第二晶体管、第三晶体管和第四晶体管；

所述第二晶体管的栅极连接所述第一信号端，第一极连接所述第一电压端，第二极连接所述存储电容的第一端；

所述第三晶体管的栅极连接所述第一信号端，第一极连接所述第一信号端，第二极连接所述第四晶体管的栅极；

所述第四晶体管的第一极连接所述初始电压端，第二极连接所述存储电容的第二端。

4.根据权利要求2所述的像素电路，其特征在于，所述数据写入与补偿模块包括第五晶体管和第六晶体管；

所述第五晶体管的栅极连接所述扫描信号端，第一极连接所述数据电压端，第二极连接所述存储电容的第一端；

所述第六晶体管的栅极连接所述扫描信号端，第一极连接所述驱动晶体管的第二极，第二极连接所述存储电容的第二端。

5.根据权利要求2所述的像素电路，其特征在于，所述发光单元包括第七晶体管、第八晶体管、以及发光器件；

所述第七晶体管的栅极连接所述使能信号端，第一极连接所述第一电压端，第二极连接所述存储电容的第一端；

所述第八晶体管的栅极连接所述使能信号端，第一极连接所述驱动晶体管的第二极，第二极连接所述发光器件的阳极；

所述发光器件的阴极连接所述第三电压端；

所述第七晶体管和所述第八晶体管为P型晶体管，所述第一晶体管为N型晶体管；或者，

所述第七晶体管和所述第八晶体管为N型晶体管，所述第一晶体管为P型晶体管。

6.根据权利要求3所述的像素电路，其特征在于，所述第一晶体管的栅极连接所述使能信号端，第一极连接所述第四晶体管的第二极，第二极连接所述第四晶体管的栅极。

7.一种显示装置，其特征在于，包括权利要求1-6任一项所述的像素电路。