[发明专利]一种适用于JESD204B协议的逗号检测和字对齐方法及系统

说明书

本发明涉及一种适用于JESD204B协议的逗号检测和字对齐方法及系统，其中，所述方法包括：利用第一寄存器和第二寄存器分别缓存输入的N位数据；从所述第一寄存器中取出N位数据，将取出的N位数据进行预设次数的移位，每次移位之后均得到一个N位的移位序列；在各个所述移位序列中检测所述完整的逗号检测码，以确定所述逗号检测码的位置信息；在检测到所述逗号检测码的位置信息后，根据状态机生成移位地址；所述移位地址的长度与所述逗号检测码的位置信息的长度相同；根据所述移位地址，对所述第一寄存器和所述第二寄存器中的2N位数据进行移位，以得到字对齐的数据。本发明提供的技术方案，能够满足JESD204B协议规定的12.5Gbps的速率要求。

技术领域

本发明属于高速串行接口芯片技术领域，涉及一种适用于JESD204B协议的逗号检测和字对齐方法及系统。

背景技术

随着人们对数据量需求的不断增长，传统并行的IO接口技术已经成为了数据高速率传输的瓶颈难题。作为数据转换器和逻辑器件高速互联的JESD204B接口协议，相比传统的CMOS接口和LVDS接口，在高速传输数据、简化系统设计方面具有很大优势。JESD204B协议本质上是serdes技术中的一种标准，主要是为数据转换器和逻辑器件的高速互联而制定的。而在Serdes接收机部分，逗号检测(comma detection)模块主要是用来指示字节边界，获取和验证字节同步。通常使用的comma码有K28.1(0011111001或1100000110)、K28.5(0011111010或1100000101)。一般地，逗号检测和字对齐的结构有串行结构和并行结构。串行结构电路非常简单，但是也有一些缺点，比如高速情况很难满足时序要求并且动态功耗大。并行结构由于是在低速率时钟域中进行操作，所以可以很容易满足高速serdes的设计要求。现有技术中的逗号检测和字对齐方法，如果要满足JESD204B协议规定的12.5Gbps的速率要求，使用并行10位的逗号检测和字对齐模块至少要在1.25Ghz(12.5G/10)时钟速率下满足时序要求，可以看出如果不采用先进的工艺和全定制设计其很难满足速率要求。

发明内容

有鉴于此，本发明的目的在于提供一种适用于JESD204B协议的逗号检测和字对齐方法及系统，能够满足JESD204B协议规定的12.5Gbps的速率要求。

为达到上述目的，本发明提供如下技术方案：

一种适用于JESD204B协议的逗号检测和字对齐方法，所述方法包括：

利用第一寄存器和第二寄存器分别缓存输入的N位数据；其中，所述N位数据中包含至少一个完整的逗号检测码；

从所述第一寄存器中取出N位数据，将取出的N位数据进行预设次数的移位，每次移位之后均得到一个N位的移位序列；

在各个所述移位序列中检测所述完整的逗号检测码，以确定所述逗号检测码的位置信息；

在检测到所述逗号检测码的位置信息后，根据状态机生成移位地址；所述移位地址的长度与所述逗号检测码的位置信息的长度相同；

根据所述移位地址，对所述第一寄存器和所述第二寄存器中的2N位数据进行移位，以得到字对齐的数据。

进一步地，所述完整的逗号检测码中包括两串长度相同并且极性相反的K28.5码。

进一步地，所述N为40，所述完整的逗号检测码的长度为20位，所述预设次数为10次。

进一步地，将取出的N位数据进行预设次数的移位包括：

在每次移位时，将取出的N为数据向同一个方向进行移位，并且每次仅向所述方向同步移动一位数据。

进一步地，根据状态机生成移位地址包括：

将状态机复位之后进入搜寻状态，当接收到的触发信息有效时，跳转至锁定状态，以锁定所述移位地址；